JPH0344922A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0344922A JPH0344922A JP18076289A JP18076289A JPH0344922A JP H0344922 A JPH0344922 A JP H0344922A JP 18076289 A JP18076289 A JP 18076289A JP 18076289 A JP18076289 A JP 18076289A JP H0344922 A JPH0344922 A JP H0344922A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- forming
- tin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法、特に、半導体装置
におけるオーミックコンタクト層の形成方法の改良に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to an improvement in a method for forming an ohmic contact layer in a semiconductor device.
[従来の技術]
従来、半導体装置の製造方法において、Si基板上に拡
散形成される活性層としての拡散層へのAβまたはAβ
配綿のコンタクトについては、コンタクト部での低抵抗
化を図るために、通常の場合、コンタクト開口部での拡
散層上にTi層を成膜させた後、このTi層をN2雰囲
気中で熱処理することにより、オーミックコンタクト層
としての低抵抗TiN/TiSi*層を形成させるよう
にしている。[Prior Art] Conventionally, in a method for manufacturing a semiconductor device, Aβ or Aβ is diffused into a diffusion layer as an active layer formed on a Si substrate.
For cotton contact, in order to reduce the resistance at the contact part, normally a Ti layer is formed on the diffusion layer at the contact opening, and then this Ti layer is heat-treated in an N2 atmosphere. By doing so, a low resistance TiN/TiSi* layer is formed as an ohmic contact layer.
[発明が解決しようとする課題]
前記した従来の半導体装置におけるオーミックコンタク
ト層の形成方法においては、その低抵抗TiN/TiS
i*層の形成に際して、一般的に、TiのSi基板、ひ
いては、拡散層への拡散が、同拡散層の深さ方・向より
も表面方向で早く、この拡散層での表面方向への拡散は
、例えば、その上の絶縁膜の剥離など生ずるおそれがあ
るために、このTi層に対する高温での熱処理を行うこ
とができず、その熱処理温度は、おおよそ600℃程度
までに制限される。しかしながら、このようなTi層に
対するN、雰囲気中における600℃程度の熱処理では
、オーミックコンタクト層としての効果的な低抵抗Ti
5iz層を形成するのが困難であり、かつまた、Ti層
の表面にバリア層となるTiN層も形成し得ないという
問題点があった。[Problems to be Solved by the Invention] In the method for forming an ohmic contact layer in the conventional semiconductor device described above, the low resistance TiN/TiS
When forming the i* layer, generally, Ti diffuses into the Si substrate and, by extension, into the diffusion layer faster in the surface direction than in the depth direction of the diffusion layer. Since diffusion may cause, for example, peeling of the insulating film thereon, the Ti layer cannot be subjected to high temperature heat treatment, and the heat treatment temperature is limited to approximately 600°C. However, when the Ti layer is subjected to N heat treatment at about 600°C in an atmosphere, the low resistance Ti layer is effectively used as an ohmic contact layer.
There were problems in that it was difficult to form the 5iz layer, and it was also impossible to form a TiN layer as a barrier layer on the surface of the Ti layer.
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、Ti層に対
する高温熱処理を可能にして、オーミックコンタクト層
としての効果的な低抵抗TiN/TiSi2層を形成さ
せるようにした。この種の半導体装置の製造方法、ここ
では、オーミックコンタクト層の形成方法を提供するこ
とである。This invention was made to solve these conventional problems, and its purpose is to enable high-temperature heat treatment of the Ti layer and to form an effective low-resistance TiN layer as an ohmic contact layer. Two TiSi layers were formed. An object of the present invention is to provide a method for manufacturing this type of semiconductor device, in this case a method for forming an ohmic contact layer.
[課題を解決するための手段]
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、コンタクト開口部内に露出する拡散層上
に成膜させたTi層を、高温熱処理によって拡散層の表
面方向には拡散させずに、開口部とほぼ同じ面積で低抵
抗Ti5iJJを形成させ、併せて、その表面にTiN
層を形成させるようにしたものである。[Means for Solving the Problems] In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention includes the steps of: diffusing a Ti layer formed on a diffusion layer exposed in a contact opening by high-temperature heat treatment; Low-resistance Ti5iJJ is formed in almost the same area as the opening without being diffused in the surface direction of the layer, and TiN is also deposited on the surface.
It is designed to form layers.
すなわち、この発明は、拡散層を有するSi基板上に形
成された絶縁膜に、拡散層への電極コンタクト用のコン
タクト開口部を開口させる工程と、前記コンタクト開口
部を含む絶縁膜上にTi層を成膜させ、かつこのTi層
にSiイオンを注入した後、N、雰囲気中で高温熱処理
するか、または、前記コンタクト開口部内に露出されて
いる拡散層の表面部を部分的に掘り込み、かつこの掘り
込み部をTi層により埋め込んだ後、N2雰囲気中で高
温熱処理してオーミックコンタクト層としての低抵抗T
iN/Ti5La層を形成させる工程と、前記TiN/
TiSix層上に電極、配線層を形成する工程とを、少
なくとも含むことを特徴とする半導体装置の製造方法で
ある。That is, the present invention includes a step of opening a contact opening for an electrode contact to the diffusion layer in an insulating film formed on a Si substrate having a diffusion layer, and forming a Ti layer on the insulating film including the contact opening. After forming a film and implanting Si ions into the Ti layer, a high temperature heat treatment is performed in a nitrogen atmosphere, or a surface portion of the diffusion layer exposed in the contact opening is partially dug, After filling this dug portion with a Ti layer, high-temperature heat treatment is performed in an N2 atmosphere to form a low-resistance T layer as an ohmic contact layer.
a step of forming an iN/Ti5La layer; and a step of forming an iN/Ti5La layer;
This method of manufacturing a semiconductor device includes at least a step of forming an electrode and a wiring layer on the TiSix layer.
従って、この発明に係る半導体装置の製造方法では、コ
ンタクト開口部を含む絶縁膜上にTi層を成膜し、かつ
Siイオンを注入した後、N2雰囲気中で高温熱処理す
るようにし、または、コンタクト開口部内に露出されて
いる拡散層の表面部を部分的に掘り込むと共に、掘り込
み部をTi層で埋め込んだ後、N2雰囲気中で高温熱処
理することによって、オーミックコンタクト層としての
低抵抗TiSi□層を形成し、同時にその表面にバリア
層となるTiN層も形成し得るのである。Therefore, in the method for manufacturing a semiconductor device according to the present invention, after forming a Ti layer on an insulating film including a contact opening and implanting Si ions, a high temperature heat treatment is performed in an N2 atmosphere, or After partially digging the surface of the diffusion layer exposed in the opening and filling the dug part with a Ti layer, a low-resistance TiSi□ is formed as an ohmic contact layer by performing high-temperature heat treatment in an N2 atmosphere. At the same time, a TiN layer serving as a barrier layer can be formed on the surface of the TiN layer.
(実施例1
以下、この発明に係る半導体装置の製造方法の各別の実
施例につき、第1図および第2図を参照して詳細に説明
する。(Example 1) Hereinafter, various examples of the method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to FIGS. 1 and 2.
第1図(a)ないしくelはこの発明の第1の実施例方
法を適用した半導体装置の製造工程を順次模式的に示す
それぞれに断面図である。FIGS. 1A to 1E are cross-sectional views sequentially schematically showing the steps of manufacturing a semiconductor device to which the method of the first embodiment of the present invention is applied.
すなわち、第1図において、この第1実施例方法は、ま
ず、拡散層2を選択的に形成したSi基板1上にあって
、その全面に1μm程度の厚さで絶縁膜3を形成させる
と共に、従来公知の写真製版法、およびエツチング法に
より、前記絶縁膜3を選択的にエツチング除去して、前
記拡散層2に対する電極コンタクト用のコンタクト開口
部8を選択的に開口させる(同第1図(a))。That is, in FIG. 1, the method of the first embodiment first forms an insulating film 3 with a thickness of about 1 μm on the entire surface of a Si substrate 1 on which a diffusion layer 2 is selectively formed. The insulating film 3 is selectively etched away by conventionally known photolithography and etching methods to selectively open contact openings 8 for electrode contact with the diffusion layer 2 (see FIG. 1). (a)).
また、前記コンタクト開口部8を含む絶縁膜3上に、ス
パッタ法などを用い、 200〜400人程度の厚さの
Ti層4を成膜させた後(同図(b))、このコンタク
ト開口部8上に形成されたTi層4に対して、イオン注
入法により、Siイオン5を10keV程度で10”−
10” 1ons/cm”程度注入する(同図(C))
。Further, after forming a Ti layer 4 with a thickness of about 200 to 400 layers on the insulating film 3 including the contact opening 8 using a sputtering method or the like (FIG. 2(b)), the contact opening 8 is Si ions 5 are injected into the Ti layer 4 formed on the portion 8 by ion implantation at a voltage of about 10 keV.
Inject about 10"1oz/cm" ((C) in the same figure)
.
続いて、前記Siを注入したTi層4をN2雰囲気中に
おいて、約700〜900℃程度の高温で熱処理するこ
とにより、ここでは、オーミックコンタクト層としての
TiN/TiSi2層6を形成させておき(同図(d)
)、その後、このTiN/TiSi2層6上にスパッタ
法などで電極、配線層となるA[またはAI2合金層7
を形成しく同図(e))、以下、写真製版法、およびエ
ツチング法により、これらのA℃またはA2合金層γお
よびTiN/TiSi2層6を選択的にパターニング成
形処理して、所期通りの電極、配線層を得るのである。Next, the Si-injected Ti layer 4 is heat-treated at a high temperature of about 700 to 900° C. in an N2 atmosphere to form a TiN/TiSi2 layer 6 as an ohmic contact layer. Same figure (d)
), then a sputtering method or the like is applied to the TiN/TiSi2 layer 6 to form an A [or AI2 alloy layer 7 that will become the electrode and wiring layer.
(e) of the same figure), the A°C or A2 alloy layer γ and the TiN/TiSi layer 6 are selectively patterned and formed by photolithography and etching to form the desired shape. Electrodes and wiring layers are obtained.
従って、この第1実施例方法においては、Ti層にSi
イオンを注入させているために、高温熱処理時における
Ti層からの拡散層の表面方向への拡散が効果的に抑制
され、この状態でオーミックコンタクト層としての低抵
抗Ti5ia層が形成されると共に、同時にその表面に
Tiの窒化物からなるバリア層としてのTiN層も形成
される。Therefore, in the method of this first embodiment, Si is added to the Ti layer.
Because ions are implanted, diffusion from the Ti layer toward the surface of the diffusion layer during high-temperature heat treatment is effectively suppressed, and in this state, a low-resistance Ti5ia layer is formed as an ohmic contact layer, and At the same time, a TiN layer as a barrier layer made of Ti nitride is also formed on the surface.
次に、第2図(a)ないしくglはこの発明の第2の実
施例方法を適用した半導体装置の製造工程を順次模式的
に示すそれぞれに断面図である。Next, FIGS. 2(a) to 2(gl) are sectional views each schematically showing the steps of manufacturing a semiconductor device to which the second embodiment method of the present invention is applied.
すなわち、第2図においても、この第2実施例方法は、
まず、前記第1実施例方法の場合と同様に、拡散層2を
選択的に形成した31基板l上にあって、その全面にI
am程度の厚さで絶縁膜3を形成させると共に、写真製
版法により、前記拡散層2に対する電極コンタクトのた
めのレジストパターン9を形成しく同第2図(a))、
かつこのレジストパターン9をマスクにして、エツチン
グ法により、前記絶縁11i3を選択的にエツチング除
去して、電極コンタクト用のコンタクト開口部8を選択
的に開口させるが、このとき、前記レジストパターン9
のパターン開口面積よりも、コンタクト開口部8のエツ
チング開口面積が多少大きくなるように、エツチングガ
スをCF、とじ、低真空度でのドライエツチング法、も
しくはウェットエツチング法を用いる(同図(b))。That is, also in FIG. 2, the method of the second embodiment is as follows:
First, as in the case of the method of the first embodiment, a substrate 31 is provided with a diffusion layer 2 selectively formed thereon, and an I
An insulating film 3 is formed to a thickness of approximately 1.0 am, and a resist pattern 9 for electrode contact with the diffusion layer 2 is formed by photolithography (FIG. 2(a)).
Using this resist pattern 9 as a mask, the insulation 11i3 is selectively etched away by an etching method to selectively open a contact opening 8 for an electrode contact.
The etching gas is filled with CF, and a dry etching method or a wet etching method is used at a low vacuum so that the etching opening area of the contact opening 8 is somewhat larger than the opening area of the pattern (FIG. 3(b)). ).
また、前記コンタクト開口部8内に露出されている拡散
層2の表面部を、ドライエツチングにより、部分的に約
400人程度の深さに掘り込んで掘り込み部2aとしだ
後(同図(C))、これらの掘り込み部2a、および絶
縁膜3のコンタクト開口部8を含むレジストパターン9
上に、スパッタ法などを用い、400〜500人程度の
厚さのTi層4を成膜させるが、この際、前記コンタク
ト開口部8においては、レジストパターン9がオーバハ
ングされているために、形成されるTi層4が、絶縁膜
3の開口部分を含むコンタクト開口部8の内側面部には
被着されずに、このコンタクト開口部8の底面部、つま
り、前記拡散層2の表面掘り込み部2aを埋め込むこと
になる(同図(dll。Further, the surface portion of the diffusion layer 2 exposed in the contact opening 8 is partially dug to a depth of approximately 400 mm by dry etching to form a dug portion 2a (see FIG. C)), a resist pattern 9 including these dug portions 2a and contact openings 8 in the insulating film 3;
A Ti layer 4 having a thickness of about 400 to 500 layers is formed on the top using a sputtering method or the like. At this time, since the resist pattern 9 is overhanging in the contact opening 8, the formation is difficult. The Ti layer 4 is not deposited on the inner side surface of the contact opening 8 including the opening of the insulating film 3, but is deposited on the bottom surface of the contact opening 8, that is, the surface dug portion of the diffusion layer 2. 2a (same figure (dll.
続いて、前記レジストパターン9をリフトオフ法により
除去するが、このとき、このレジストパターン9上のT
i層4についても同時に除去されて、前記コンタクト開
口部8内にあっては、Ti層4で埋め込まれた拡散層2
の表面掘り込み部2aが露出された状態になる(同図(
e))。また、この拡散層2の掘り込み部2aを埋め込
んだTi層4をN2雰囲気中において、約750〜85
0℃程度の高温で熱処理することにより、ここでは、オ
ーミックコンタクト層としてのTiN層6aとTiSi
x層6bが、Si基板1の表面方向へ拡散されることな
く形成され(同図(f))、その後、これらのTiN、
TiSix層6a、 6b上にスパッタ法などで電極、
配線層となるA℃または、1合金層7を形成しく同図(
g))、以下、従来と同様に写真製版法、およびエツチ
ング法により、これらのlまたはへ2合金層7を選択的
にパターニング成形処理して、所期通りの電極、配線層
を得るのである。Subsequently, the resist pattern 9 is removed by a lift-off method, but at this time, the T on this resist pattern 9 is removed.
The i layer 4 is also removed at the same time, and in the contact opening 8, the diffusion layer 2 buried with the Ti layer 4 is removed.
The surface digging portion 2a is exposed (as shown in the same figure).
e)). Further, the Ti layer 4 in which the dug portion 2a of the diffusion layer 2 was buried was heated to about 750 to 850 nm in N2 atmosphere.
Here, by heat treatment at a high temperature of about 0°C, the TiN layer 6a and the TiSi layer as an ohmic contact layer are bonded.
The x layer 6b is formed without being diffused toward the surface of the Si substrate 1 (FIG. 1(f)), and then these TiN,
Electrodes are formed on the TiSix layers 6a and 6b by sputtering or the like.
To form the A°C or 1-alloy layer 7 that will become the wiring layer, the same figure (
g)) Thereafter, these l or he2 alloy layers 7 are selectively patterned and formed by photolithography and etching as in the conventional method to obtain the desired electrodes and wiring layers. .
従って、この升2実施例方法においても、前記第1実施
例方法の場合と同様の効果が得られるほか、ここでは、
拡散層の一部表面を掘り込むようにしているので、拡散
層への不純物注入時に生じて、その活性化後も残される
。いわゆるダメージ層が取り除かれることになって、よ
り効果的なオーミックコンタクト構造が得られる。Therefore, in this square 2 embodiment method as well, the same effects as in the first embodiment method can be obtained, and here,
Since a part of the surface of the diffusion layer is dug, this occurs when impurities are implanted into the diffusion layer and remains even after activation. Since the so-called damaged layer is removed, a more effective ohmic contact structure can be obtained.
[発明の効果1
以上詳述したように、この発明方法によれば、拡散層を
有するSi基板上に形成された絶縁膜に、拡散層への電
極コンタクト用のコンタクト開口部を開口させた上で、
コンタクト開口部を含む絶縁膜上にTi層を成膜し、か
つSiイオンを注入した後、N2雰囲気中で高温熱処理
するか、または、コンタクト開口部内に露出されている
拡散層の表面部を部分的に掘り込み、かつこの掘り込み
部をTi層により埋め込んだ後、N2雰囲気中で高温熱
処理するようにしたので、高温熱処理時におけるTi層
からの拡散層の表面方向への拡散を効果的に抑制できて
、オーミックコンタクト層としての低抵抗Ti5iz層
、およびその表面のTiの窒化物によるバリア層として
のTiN層をそれぞれ同時に形成できるもので、コンタ
クト部での低抵抗化と同時に、バリア性の高い高信頼性
のオーミックコンタクト構造を得られるほか、拡散層の
一部表面を掘り込むときは、同表面に残されたダメージ
層が取り除かれて、より良好なオーミック接触が得られ
るのであり、しかも製造工程自体が比較的簡単で容易に
実施できるなどの優れた特長がある。[Effect of the invention 1 As detailed above, according to the method of this invention, a contact opening for an electrode contact to the diffusion layer is formed in an insulating film formed on a Si substrate having a diffusion layer. in,
After forming a Ti layer on the insulating film including the contact opening and implanting Si ions, a high-temperature heat treatment is performed in an N2 atmosphere, or a portion of the surface of the diffusion layer exposed in the contact opening is After digging the trench and filling the dug portion with a Ti layer, high-temperature heat treatment is performed in an N2 atmosphere, which effectively prevents the diffusion of the diffusion layer from the Ti layer toward the surface during the high-temperature heat treatment. A low-resistance Ti5iz layer as an ohmic contact layer and a TiN layer as a barrier layer made of Ti nitride on the surface can be formed at the same time. In addition to obtaining a highly reliable ohmic contact structure, when digging into a portion of the surface of the diffusion layer, the damaged layer left on the surface is removed, resulting in a better ohmic contact. It has excellent features such as the manufacturing process itself being relatively simple and easy to implement.
第1図(al ないしくe)、および第2図(al な
いしくglはこの発明の第1.および第2の各実施例方
法を適用した半導体装置の製造工程を順次模式的に示す
それぞれに断面図である。
1・・・・Si基板、 2・・・・拡散層、2a・・
・・掘り込み部、 3・・・・絶縁膜、4・・・・Tx
N、 5・・・・Siイオン、6・・・・TiN/
TiSi2層、
6a−−−−TiN層、 6b・・” T
i5xi層、・・・・A℃または12合金層、
・・・・コンタクト開口部、
・・・・レジストパターン。FIG. 1 (al to e) and FIG. 2 (al to gl) each schematically show sequentially the manufacturing process of a semiconductor device to which the method of the first and second embodiments of the present invention is applied. It is a sectional view. 1... Si substrate, 2... Diffusion layer, 2a...
...Dug portion, 3...Insulating film, 4...Tx
N, 5...Si ion, 6...TiN/
TiSi2 layer, 6a---TiN layer, 6b...''T
i5xi layer, ...A°C or 12 alloy layer, ...contact opening, ...resist pattern.
Claims (1)
層への電極コンタクト用のコンタクト開口部を開口させ
る工程と、前記コンタクト開口部を含む絶縁膜上にTi
層を成膜させ、かつこのTi層にSiイオンを注入した
後、N_2雰囲気中で高温熱処理するか、または、前記
コンタクト開口部内に露出されている拡散層の表面部を
部分的に掘り込み、かつこの掘り込み部をTi層により
埋め込んだ後、N_2雰囲気中で高温熱処理してオーミ
ックコンタクト層としての低抵抗TiN/TiSi_2
層を形成させる工程と、前記TiN/TiSi_2層上
に電極、配線層を形成する工程とを、少なくとも含むこ
とを特徴とする半導体装置の製造方法。A step of opening a contact opening for an electrode contact to the diffusion layer in an insulating film formed on a Si substrate having a diffusion layer, and forming a Ti on the insulating film including the contact opening.
After forming the Ti layer and implanting Si ions into the Ti layer, a high-temperature heat treatment is performed in an N_2 atmosphere, or a surface portion of the diffusion layer exposed in the contact opening is partially dug. After filling this dug portion with a Ti layer, high-temperature heat treatment is performed in an N_2 atmosphere to form a low-resistance TiN/TiSi_2 layer as an ohmic contact layer.
A method for manufacturing a semiconductor device, comprising at least the steps of forming a layer, and forming an electrode and a wiring layer on the TiN/TiSi_2 layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18076289A JPH0344922A (en) | 1989-07-13 | 1989-07-13 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18076289A JPH0344922A (en) | 1989-07-13 | 1989-07-13 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344922A true JPH0344922A (en) | 1991-02-26 |
Family
ID=16088881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18076289A Pending JPH0344922A (en) | 1989-07-13 | 1989-07-13 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344922A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338106B1 (en) * | 1995-12-20 | 2002-11-07 | 주식회사 하이닉스반도체 | Metal wiring formation method of semiconductor device |
-
1989
- 1989-07-13 JP JP18076289A patent/JPH0344922A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338106B1 (en) * | 1995-12-20 | 2002-11-07 | 주식회사 하이닉스반도체 | Metal wiring formation method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004226B1 (en) | Manufacturing Method of Semiconductor Device | |
| JP2633541B2 (en) | Method for manufacturing semiconductor memory device | |
| JP3173114B2 (en) | Thin film transistor | |
| JPS6028397B2 (en) | Manufacturing method of semiconductor device | |
| JP3061025B2 (en) | Method for manufacturing semiconductor device | |
| JP2864844B2 (en) | Method of forming resistor structure in semiconductor device | |
| JPH069203B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100256256B1 (en) | Method of forming metal wiring in semiconductor device | |
| JP3104609B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2874234B2 (en) | Method for manufacturing semiconductor device | |
| JPH01220438A (en) | Manufacture of semiconductor device | |
| JPH0581183B2 (en) | ||
| JPH08264651A (en) | Method for manufacturing semiconductor device | |
| JP2576664B2 (en) | Method for manufacturing NPN transistor | |
| JP2654175B2 (en) | Method for manufacturing semiconductor device | |
| JP2654056B2 (en) | Method for manufacturing semiconductor device | |
| JPS5842252A (en) | Manufacture of semiconductor device | |
| JP3077146B2 (en) | Method for manufacturing semiconductor device | |
| JPH02186625A (en) | Manufacture of semiconductor device | |
| JP2720592B2 (en) | Method for manufacturing semiconductor device | |
| JP3229790B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| JPH021922A (en) | Manufacture of semiconductor device | |
| JPH0448644A (en) | Manufacture of semiconductor device | |
| JPH0267728A (en) | Formation of element isolating oxide film | |
| JPS628023B2 (en) |