JPH0344968A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0344968A JPH0344968A JP1181112A JP18111289A JPH0344968A JP H0344968 A JPH0344968 A JP H0344968A JP 1181112 A JP1181112 A JP 1181112A JP 18111289 A JP18111289 A JP 18111289A JP H0344968 A JPH0344968 A JP H0344968A
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- film
- silicon film
- layer
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置 とりわけ非単結晶シリコン膜を用
いた半導体装置及びその製造方法に関すん 従来の技術 社風 非晶質シリコン（以下ａ−３ｉと略す）を用いた
薄膜トランジスタアレーは低温で大面積化が可能であり
、安定性も優れていることか板 液晶表示用基板、イメ
ージセンサへの応用が積極的に行なわれていも しかも
このａ−３ｉを用いた薄膜トランジスタアレーは多種多
様の構成ができ、作製方法も数限りなく存在すも その
中でも逆スタガ構造のものについて下記に述べも 第２図は薄膜トランジスタの工程断面図である。
いた半導体装置及びその製造方法に関すん 従来の技術 社風 非晶質シリコン（以下ａ−３ｉと略す）を用いた
薄膜トランジスタアレーは低温で大面積化が可能であり
、安定性も優れていることか板 液晶表示用基板、イメ
ージセンサへの応用が積極的に行なわれていも しかも
このａ−３ｉを用いた薄膜トランジスタアレーは多種多
様の構成ができ、作製方法も数限りなく存在すも その
中でも逆スタガ構造のものについて下記に述べも 第２図は薄膜トランジスタの工程断面図である。
同図（ａ）の工程はゲート電極形成工程であり、例えば
Ｃｒ金属２をスパッタにより、 １００ＯＡ被着形戒し
そのＣｒ金属２を硝酸セリウムアンモニウムを主成分
とした溶液で選択的にエツチングを行なう工程である。
Ｃｒ金属２をスパッタにより、 １００ＯＡ被着形戒し
そのＣｒ金属２を硝酸セリウムアンモニウムを主成分
とした溶液で選択的にエツチングを行なう工程である。
同図（ｂ）の工程は三層デポ工程型 例えば４０００Ａ
１５００Ａ／１０００Ａの膜厚で第１のシリコン窒化層
３ （以下ＳｉＮｘ層と略す）、不純物をほとんど含ま
ない第１のａ−３ｉ層４そして再び第２のＳｉＮｘ層５
を好ましくは連続的に被着すも これらの薄膜はいずれ
もシラン（以下ＳｉＨ４層と略す）ガスを主成分とする
原料ガスを３００℃前後の温度で高周波グロー放電によ
り分脈 台底するプラズマＣＶＤによって作製されも
同図 （ｃ）の工程は半導体層保護膜形成工程で、第２
のＳｉＮ層５をゲート上にのみ選択的に残した後、Ｓｉ
Ｈ４ガスにＰＨｓガスを添加したプラズマ放電によって
全面に５００Ａ程度の膜厚の不純物を含む第２のａ−３
ｉ層１０を被着すも 同図（ｄ）の工程はソース・ドレ
イン電極形成工程で、例えば全面にＭｏＳｉ２／ Ａｌ
８．９をスパッタで１０００Ａ／７０００Ａ被着し燐
酸系の溶液でＡＩを選択的に食刻し、形成したＡ１パタ
ーンをマスクとしＴ：、 ＭｏＳｉ２、第１、第２の
ａ−８ｉ層をフッ硝酸系の溶液で選択的に食刻する工程
であも この構造によって安定な容量が実現できること
が特開昭５７−４５９６８号に開示されている。
１５００Ａ／１０００Ａの膜厚で第１のシリコン窒化層
３ （以下ＳｉＮｘ層と略す）、不純物をほとんど含ま
ない第１のａ−３ｉ層４そして再び第２のＳｉＮｘ層５
を好ましくは連続的に被着すも これらの薄膜はいずれ
もシラン（以下ＳｉＨ４層と略す）ガスを主成分とする
原料ガスを３００℃前後の温度で高周波グロー放電によ
り分脈 台底するプラズマＣＶＤによって作製されも
同図 （ｃ）の工程は半導体層保護膜形成工程で、第２
のＳｉＮ層５をゲート上にのみ選択的に残した後、Ｓｉ
Ｈ４ガスにＰＨｓガスを添加したプラズマ放電によって
全面に５００Ａ程度の膜厚の不純物を含む第２のａ−３
ｉ層１０を被着すも 同図（ｄ）の工程はソース・ドレ
イン電極形成工程で、例えば全面にＭｏＳｉ２／ Ａｌ
８．９をスパッタで１０００Ａ／７０００Ａ被着し燐
酸系の溶液でＡＩを選択的に食刻し、形成したＡ１パタ
ーンをマスクとしＴ：、 ＭｏＳｉ２、第１、第２の
ａ−８ｉ層をフッ硝酸系の溶液で選択的に食刻する工程
であも この構造によって安定な容量が実現できること
が特開昭５７−４５９６８号に開示されている。
発明が解決しようとする課題
上述した従来のＴＰＴアレーは７枚の製膜工程を必要と
し必然的にフォトマスク枚数が４枚以上になり、作製工
程が長くコスト的には苦しいことは明かである。その作
製工程の中でプラズマＣＶＤ法は確立した技術ではある
力曳 メンテサイクルが他の装置に比べて非常に短く、
メンテ方法も難し鶏 また パラメータが多いから制御
しにくいので、なるべく回数を減らし安定なプロセスを
確立する必要があも そして、プロセスの歩留まり向上
の妨げになっているｎ”ａ−３ｉの密着性が弱く、この
上に厚い金属層をかさねて堆積すると時として問題が発
生し九 −Ｘ ソース・ドレイン電極に使用されている金属と
不純物を含まないａ−８ｉ層との間にｎ″ａ−８ｉ層を
介在しなければオーミック接続になりにくく、また 金
属と不純物を含まないａ−３ｉ層との間のブロッキング
層を形成しなければＴＰＴ個々の性能のばらつきが太き
（１ 本発明はかかる点に鑑ム 構造が簡素で工程の少なく不
良発生率の少なく配線抵抗が小さい半導体装置及びその
製造方法を提供することを目的とすも 課題を解決するための手段 本発明はプラズマＣＶＤ法による製膜回数を減らし な
おかつ不純物を含まないａ−３ｉ層と金属配線との接続
のオーミック性を保ちつつ歩留まりを向上させるもので
あも 即ちａ−８ｉ層を選択的に形成した後、膜上に非
金属族元素を含んだガスと水素ガスでプラズマ放電を行
Ｌ＼ 表面上に非金属族元素の活性化状態を作り上げて
から高融点金属を主成分とした物質にドーピング法によ
り非金属族元素を含有させた膜を形成する力＼ また（
上 高融点金属を主成分とした物質に非金属族元素を深
さ方向に濃度勾配あるいは前記シリコン膜に近接するに
したがって元素の濃度勾配を形成するかどちらかを施し
すことにより、ａ−３ｉ層と非金属族元素を含有させた
膜との界面にＨの量を多く介在させる。
し必然的にフォトマスク枚数が４枚以上になり、作製工
程が長くコスト的には苦しいことは明かである。その作
製工程の中でプラズマＣＶＤ法は確立した技術ではある
力曳 メンテサイクルが他の装置に比べて非常に短く、
メンテ方法も難し鶏 また パラメータが多いから制御
しにくいので、なるべく回数を減らし安定なプロセスを
確立する必要があも そして、プロセスの歩留まり向上
の妨げになっているｎ”ａ−３ｉの密着性が弱く、この
上に厚い金属層をかさねて堆積すると時として問題が発
生し九 −Ｘ ソース・ドレイン電極に使用されている金属と
不純物を含まないａ−８ｉ層との間にｎ″ａ−８ｉ層を
介在しなければオーミック接続になりにくく、また 金
属と不純物を含まないａ−３ｉ層との間のブロッキング
層を形成しなければＴＰＴ個々の性能のばらつきが太き
（１ 本発明はかかる点に鑑ム 構造が簡素で工程の少なく不
良発生率の少なく配線抵抗が小さい半導体装置及びその
製造方法を提供することを目的とすも 課題を解決するための手段 本発明はプラズマＣＶＤ法による製膜回数を減らし な
おかつ不純物を含まないａ−３ｉ層と金属配線との接続
のオーミック性を保ちつつ歩留まりを向上させるもので
あも 即ちａ−８ｉ層を選択的に形成した後、膜上に非
金属族元素を含んだガスと水素ガスでプラズマ放電を行
Ｌ＼ 表面上に非金属族元素の活性化状態を作り上げて
から高融点金属を主成分とした物質にドーピング法によ
り非金属族元素を含有させた膜を形成する力＼ また（
上 高融点金属を主成分とした物質に非金属族元素を深
さ方向に濃度勾配あるいは前記シリコン膜に近接するに
したがって元素の濃度勾配を形成するかどちらかを施し
すことにより、ａ−３ｉ層と非金属族元素を含有させた
膜との界面にＨの量を多く介在させる。
旧＆ ａ−３’ｉ層と非金属族元素を含有させた膜と
の・界面で動きやすく、Ｈと非金属族元素の衝突等でａ
−３ｉ層の中に非金属族元素を運ぶ役目をすも その上
加熱処理あるいは光などの電磁波照射処理の少なくとも
どちらか一方を施すことにより、非金属族元素を不純物
を含まないａ−３ｉ層により広く拡散してオーミック接
続にし 金属とａ−８ｉ層との間のブロッキング層をも
形威すも 作用 上記手段を用いるとｎ”ａ−３ｉ膜を形成する必要がな
くな４ｎ″ａ−３ｉ膜を形成しないで高融点金属を主成
分とした物質にドーピング法により非金属族元素を含有
させた膜を形成する力＼ また（友 高融点金属を主成
分とした物質に非金属族元素を深さ方向に濃度勾配ある
いは前記シリコン膜に近接するにしたがって元素の濃度
勾配を形成して含有させた半導体素子ｉ′！、、プラズ
マＣＶＤ法を一回のみで構成でき、工程数が減り生産性
が向上する。また 現状での歩留まりに大きな影響を及
ぼしているプロセス不良の一つであるｎ”ａ−３ｉ剥離
という問題点がなくなる。その上 ｎ″ａ−３ｉ膜を含
んだ多層膜のエツチングにおいてｎ′″ａ−３ｉ膜のオ
ーバーエツチングがなくなり、プロセス的に安定になる
。
の・界面で動きやすく、Ｈと非金属族元素の衝突等でａ
−３ｉ層の中に非金属族元素を運ぶ役目をすも その上
加熱処理あるいは光などの電磁波照射処理の少なくとも
どちらか一方を施すことにより、非金属族元素を不純物
を含まないａ−３ｉ層により広く拡散してオーミック接
続にし 金属とａ−８ｉ層との間のブロッキング層をも
形威すも 作用 上記手段を用いるとｎ”ａ−３ｉ膜を形成する必要がな
くな４ｎ″ａ−３ｉ膜を形成しないで高融点金属を主成
分とした物質にドーピング法により非金属族元素を含有
させた膜を形成する力＼ また（友 高融点金属を主成
分とした物質に非金属族元素を深さ方向に濃度勾配ある
いは前記シリコン膜に近接するにしたがって元素の濃度
勾配を形成して含有させた半導体素子ｉ′！、、プラズ
マＣＶＤ法を一回のみで構成でき、工程数が減り生産性
が向上する。また 現状での歩留まりに大きな影響を及
ぼしているプロセス不良の一つであるｎ”ａ−３ｉ剥離
という問題点がなくなる。その上 ｎ″ａ−３ｉ膜を含
んだ多層膜のエツチングにおいてｎ′″ａ−３ｉ膜のオ
ーバーエツチングがなくなり、プロセス的に安定になる
。
実施例
以下に 本発明の実施例について図面を参照しながら説
明する。
明する。
（実施例１）
本発明（よ 非単結晶シリコンを用いた半導体装置にお
ける配線と半導体層との接続に関するものであるが下記
にＴＰＴを例にとって説明する。
ける配線と半導体層との接続に関するものであるが下記
にＴＰＴを例にとって説明する。
第１図＋１ＴＰＴの工程断面図である。同図（ａ）の工
程はゲート電極形成工程であり、例えばＣｒ金属２をス
パッタにより、 １００ＯＡ被着形戒し そのＣｒ金属
２を硝酸セリウムアンモニウムを主成分とした溶液で選
択的にエツチングを行なう工程であ瓜 同図（ｂ）の工
程は三層デボ工程で、例えば４０００Ａ１５００Ａ／１
００ＯＡの膜厚で第１のＳｉＮｘ層３、不純物をほとん
ど含まないａ−３ｉ層４そして再び第２のＳｉＮｘ層５
を好ましくは連続的に被着すも これらの薄膜はいずれ
もＳｉＨ４層ガスを主成分とする原料ガスを３００℃前
後の温度で高周波グロー放電により分脈 合成するプラ
ズマＣＶＤによって作製される。同図（Ｃ）の工程は半
導体層保護膜形成工程で、第２のＳｉＮｘ層５をゲート
上にのみ選択的に残した後、ＰＨｓ ／ Ｐｔ（ｓ ＋
Ｈ２の比が０．０１から０．５０までの間の混合ガスで
ＲＦ放電を行し＼ 第１のＰドープＭｏＳｉ２層６ （
同は 以下Ｐ ＭｏＳｉ２層と示す）を形成した後
、Ｍｏ５ｉａをスパッタ装置で形成するときにＰＨａ
／ ＰＨｓ ＋ Ａｒの比が０．０１から０．５０まで
の間の混合ガスでＲＦ放電を行ＬＸ、第２のＰ−ＭｏＳ
ｉ２層７を形成すも 同図（ｄ）の工程はソース・ドレ
イン電極形成工程で、例えば全面にＡ１８、９をスパッ
タで７０００Ａ被着し燐酸系の溶液でＡ１を選択的に食
刻限 形成したＡ１パターンをマスクとして、第１、第
２のＰ−ＭｏＳｉ２層６．７、ａ−８ｉ層４をフッ硝酸
系の溶液で選択的に食刻する工程であも 最後に 加熱
処理を施す。
程はゲート電極形成工程であり、例えばＣｒ金属２をス
パッタにより、 １００ＯＡ被着形戒し そのＣｒ金属
２を硝酸セリウムアンモニウムを主成分とした溶液で選
択的にエツチングを行なう工程であ瓜 同図（ｂ）の工
程は三層デボ工程で、例えば４０００Ａ１５００Ａ／１
００ＯＡの膜厚で第１のＳｉＮｘ層３、不純物をほとん
ど含まないａ−３ｉ層４そして再び第２のＳｉＮｘ層５
を好ましくは連続的に被着すも これらの薄膜はいずれ
もＳｉＨ４層ガスを主成分とする原料ガスを３００℃前
後の温度で高周波グロー放電により分脈 合成するプラ
ズマＣＶＤによって作製される。同図（Ｃ）の工程は半
導体層保護膜形成工程で、第２のＳｉＮｘ層５をゲート
上にのみ選択的に残した後、ＰＨｓ ／ Ｐｔ（ｓ ＋
Ｈ２の比が０．０１から０．５０までの間の混合ガスで
ＲＦ放電を行し＼ 第１のＰドープＭｏＳｉ２層６ （
同は 以下Ｐ ＭｏＳｉ２層と示す）を形成した後
、Ｍｏ５ｉａをスパッタ装置で形成するときにＰＨａ
／ ＰＨｓ ＋ Ａｒの比が０．０１から０．５０まで
の間の混合ガスでＲＦ放電を行ＬＸ、第２のＰ−ＭｏＳ
ｉ２層７を形成すも 同図（ｄ）の工程はソース・ドレ
イン電極形成工程で、例えば全面にＡ１８、９をスパッ
タで７０００Ａ被着し燐酸系の溶液でＡ１を選択的に食
刻限 形成したＡ１パターンをマスクとして、第１、第
２のＰ−ＭｏＳｉ２層６．７、ａ−８ｉ層４をフッ硝酸
系の溶液で選択的に食刻する工程であも 最後に 加熱
処理を施す。
これにより第１、第２のＭｏＳｉ２６、７からａ−３ｉ
層４にＰ元素を拡散させ、Ｐイオンの活性化が図れる。
層４にＰ元素を拡散させ、Ｐイオンの活性化が図れる。
な抵 本実施例（上 第１図（ａ）の工程で、Ｃｒのゲ
ート配線２を形成するのにスパッタ法を使用した力ｔ
金属層が形成できるならば 蒸着方法を問わず、例えば
電子ビームｍ ＣＶＤ！ 抵抗加熱法等でもかま
わな（１また 材料の種類Ｃよ高温処理を行っても半導
体層または絶縁体層に拡散しない物質であれば ＩＴ○
、ＭｏＳｉ２、ＭｏＴａ等でも本発明の特許請求の範囲
に適用すも また 本実施例では非金属元素を含有する
膜としてＰＨａガスを混入したＲＦ放電スパッタ法によ
る第１、第２のＰ−ＭｏＳｉ２膜６、７を形成した力丈
本発明（よ 蒸着方法を問わず、例えば 非金属元素
を含有したターゲットをスパッタする方ａ ＣＶＤＬ
イオンシャワー法等でもかまわな（１そして、膜と
して、Ｍｏ５ｉａだけでなく、高融点金属を主成分とし
た物質であれば あるい（上Ｔａ、 Ｗ、 Ｃｒ、 Ｔ
ｉ、 Ｃｏ、 Ｎｉ、 Ｚｒ。
ート配線２を形成するのにスパッタ法を使用した力ｔ
金属層が形成できるならば 蒸着方法を問わず、例えば
電子ビームｍ ＣＶＤ！ 抵抗加熱法等でもかま
わな（１また 材料の種類Ｃよ高温処理を行っても半導
体層または絶縁体層に拡散しない物質であれば ＩＴ○
、ＭｏＳｉ２、ＭｏＴａ等でも本発明の特許請求の範囲
に適用すも また 本実施例では非金属元素を含有する
膜としてＰＨａガスを混入したＲＦ放電スパッタ法によ
る第１、第２のＰ−ＭｏＳｉ２膜６、７を形成した力丈
本発明（よ 蒸着方法を問わず、例えば 非金属元素
を含有したターゲットをスパッタする方ａ ＣＶＤＬ
イオンシャワー法等でもかまわな（１そして、膜と
して、Ｍｏ５ｉａだけでなく、高融点金属を主成分とし
た物質であれば あるい（上Ｔａ、 Ｗ、 Ｃｒ、 Ｔ
ｉ、 Ｃｏ、 Ｎｉ、 Ｚｒ。
Ｒｈ、 Ｐｄ、 Ｐｔのうちいずれか一つの硅化物ある
いは高融点金属同士の化合物であれば 任意のものでよ
い。本実施例では加熱処理を施した力交 光などの電磁
波照射処理でも構わなく、本実施例を例にとるならば
第１、第２のｐ−ＭｏＳｉ２層６、７からａ−３ｉ層４
にＰ元素を拡散させる力＼ 拡散しなくてもＰイオンの
活性化が図れも また 本実施例では基板ｌとしてガラスを用いた力丈
絶縁基板であれば任意のものでよく、絶縁膜としてＳｉ
Ｎｘ層３を使用しためｔ 少なくとも一層以上の絶縁膜
であれば材料の種類・蒸着方法を問わず任意のものであ
ってもよ賎 本実施例では非晶質シリコンを用いた薄膜
トランジスタアレーについて説明した力支 非単結晶シ
リコン膜を用いた半導体装置あれば 多結晶質シリコン
等でも本発明の特許請求の範囲に適用する。最後に Ａ
１８．９を本実施例では導電膜に採用したが 少なくと
も導電体が一層以上あり、かス 絶縁膜のコンタクトホ
ールの断差をカバーするものであれば任意のものでよく
、非金属元素としてＰ元素を例にとったたａ６． Ｐ
’ｆｈガスを使用したカミ 本発明の特許請求の範囲は
非金属元素を含有するガス（Ｐ、 Ｂ、 Ｓｂ、 Ｇａ
＠であれば 例えｉ；ＣＢ２Ｈｅ等の任意のものでよし
１（実施例２） 実施例２の工程断面図を第１図（ａ）〜（ｄ）に示す。
いは高融点金属同士の化合物であれば 任意のものでよ
い。本実施例では加熱処理を施した力交 光などの電磁
波照射処理でも構わなく、本実施例を例にとるならば
第１、第２のｐ−ＭｏＳｉ２層６、７からａ−３ｉ層４
にＰ元素を拡散させる力＼ 拡散しなくてもＰイオンの
活性化が図れも また 本実施例では基板ｌとしてガラスを用いた力丈
絶縁基板であれば任意のものでよく、絶縁膜としてＳｉ
Ｎｘ層３を使用しためｔ 少なくとも一層以上の絶縁膜
であれば材料の種類・蒸着方法を問わず任意のものであ
ってもよ賎 本実施例では非晶質シリコンを用いた薄膜
トランジスタアレーについて説明した力支 非単結晶シ
リコン膜を用いた半導体装置あれば 多結晶質シリコン
等でも本発明の特許請求の範囲に適用する。最後に Ａ
１８．９を本実施例では導電膜に採用したが 少なくと
も導電体が一層以上あり、かス 絶縁膜のコンタクトホ
ールの断差をカバーするものであれば任意のものでよく
、非金属元素としてＰ元素を例にとったたａ６． Ｐ
’ｆｈガスを使用したカミ 本発明の特許請求の範囲は
非金属元素を含有するガス（Ｐ、 Ｂ、 Ｓｂ、 Ｇａ
＠であれば 例えｉ；ＣＢ２Ｈｅ等の任意のものでよし
１（実施例２） 実施例２の工程断面図を第１図（ａ）〜（ｄ）に示す。
実施例１の工程とほぼ同じである力交 同図（Ｃ）の工
程（よ ＰＨｓ ＋ Ａｒの混合ガスでＲＦ放電を行う
ときに 放電開始と同時にＰＨ３／ ＰＨａ ＋ Ａｒ
の比を０．１５の状態にしておき放電終了時には０．０
１になるように混合ガスのガス比を時間に関して変化さ
せてＰ−ＭｏＳｉａを形成させる。本実施例ζ上 不純
物を含まないａ−３ｉ層４と第１のＰ−ＭｏＳｉ２６と
の界面にＰ元素の濃度を高くすることにより接続抵抗を
下げると同時に第２のＰ−ＭｏＳｉ２７とＡ１８、９の
界面はＰ元素濃度を０にすることにより配線抵抗を下げ
ることができも まｆ＝ Ｐｌｈガスの濃度比を０．
１５に記述しである力ｔ ０．１０−０．５０までの
比であればまた 本実施例では高融点金属を主成分とし
た物質に非金属族元素を深さ方向に濃度勾配を形式した
力文 不純物を含まないａ−８ｉ層４に近接するにした
がって元素の濃度勾配を形成した構造の半導体素子であ
れ（よ 本発明の特許請求の範囲に適用すも 発明の効果 本発明（よ この構造を用いたＴＰＴアレーを液晶表示
装置に採用するとＴＰＴアレーの不良原因の一つである
ｎ’ ａ−３ｉ剥離という問題点が解決し歩留まりを向
上させるものである。ｎ″ａ−３ｉ膜を形成しない半導
体素子は 不純物を含まないａ−３ｉ層と金属配線との
接続のオーミック性を保ちっつＣＶＤの製膜工程が短縮
できるた△ 量産性に富へ技術的に工場導入が可能であ
る。そして、非金属族元素を深さ方向に濃度勾配を形式
したものや不純物を含まないａ−３ｉ層に近接するにし
たがって元素の濃度勾配を形式したもα あるい（よ
加熱処理あるいは電磁波照射処理を・施してＬ 同様の
効果が得られる。最後に 半導体層のオーミック接続を
必要とするＭＯ３構造にも適用できａ
程（よ ＰＨｓ ＋ Ａｒの混合ガスでＲＦ放電を行う
ときに 放電開始と同時にＰＨ３／ ＰＨａ ＋ Ａｒ
の比を０．１５の状態にしておき放電終了時には０．０
１になるように混合ガスのガス比を時間に関して変化さ
せてＰ−ＭｏＳｉａを形成させる。本実施例ζ上 不純
物を含まないａ−３ｉ層４と第１のＰ−ＭｏＳｉ２６と
の界面にＰ元素の濃度を高くすることにより接続抵抗を
下げると同時に第２のＰ−ＭｏＳｉ２７とＡ１８、９の
界面はＰ元素濃度を０にすることにより配線抵抗を下げ
ることができも まｆ＝ Ｐｌｈガスの濃度比を０．
１５に記述しである力ｔ ０．１０−０．５０までの
比であればまた 本実施例では高融点金属を主成分とし
た物質に非金属族元素を深さ方向に濃度勾配を形式した
力文 不純物を含まないａ−８ｉ層４に近接するにした
がって元素の濃度勾配を形成した構造の半導体素子であ
れ（よ 本発明の特許請求の範囲に適用すも 発明の効果 本発明（よ この構造を用いたＴＰＴアレーを液晶表示
装置に採用するとＴＰＴアレーの不良原因の一つである
ｎ’ ａ−３ｉ剥離という問題点が解決し歩留まりを向
上させるものである。ｎ″ａ−３ｉ膜を形成しない半導
体素子は 不純物を含まないａ−３ｉ層と金属配線との
接続のオーミック性を保ちっつＣＶＤの製膜工程が短縮
できるた△ 量産性に富へ技術的に工場導入が可能であ
る。そして、非金属族元素を深さ方向に濃度勾配を形式
したものや不純物を含まないａ−３ｉ層に近接するにし
たがって元素の濃度勾配を形式したもα あるい（よ
加熱処理あるいは電磁波照射処理を・施してＬ 同様の
効果が得られる。最後に 半導体層のオーミック接続を
必要とするＭＯ３構造にも適用できａ
第１図は本発明の一実施例にかかるＴＰＴの工程断面は
第２図は従来のＴＰＴの工程断面図である。 ２＝Ｃｒ恩 ３・・・第１のＳｉＮｘ、 ４ ・・・
ａ−８ｉ、［５・・・第２のＳｉＮｘ、 ６”第１の
Ｐ−ＭｏＳｉ２．７・・・第２のＰ−ＭｏＳｉ２゜
第２図は従来のＴＰＴの工程断面図である。 ２＝Ｃｒ恩 ３・・・第１のＳｉＮｘ、 ４ ・・・
ａ−８ｉ、［５・・・第２のＳｉＮｘ、 ６”第１の
Ｐ−ＭｏＳｉ２．７・・・第２のＰ−ＭｏＳｉ２゜
Claims (11)
- （１）配線に近接する第１の非単結晶シリコン膜と前記
配線との間に非金属族元素を含有させた高融点金属を主
成分とする層と、前記層と前記第１の非単結晶シリコン
膜の間に前記第１の非単結晶シリコン膜よりも水素元素
を多く含有する第２の非単結晶シリコン膜とを介在させ
たことを特徴とする半導体装置。 - （２）配線自身が非金属族元素を含有させた高融点金属
を主成分とする層と、前記第１の非単結晶シリコン膜と
、前記層と前記第１の非単結晶シリコン膜の間に前記第
１の非単結晶シリコン膜よりも水素元素を多く含有する
第２の非単結晶シリコン膜とを含むことを特徴とする半
導体装置。 - （３）配線に近接する第１の非単結晶シリコン膜と前記
配線との間に高融点金属を主成分とした物質に非金属族
元素を前記第１の非単結晶シリコン膜に近接するにした
がって元素の濃度勾配をおおきく形成して含有させた膜
と、前記膜と前記第１の非単結晶シリコン膜の間に前記
第１の非単結晶シリコン膜よりも水素元素を多く含有す
る第２の非単結晶シリコン膜とを介在させたことを特徴
とする半導体装置。 - （４）配線自身が高融点金属を主成分とした物質に非金
属族元素を前記第１の非単結晶シリコン膜に近接するに
したがって元素の濃度勾配をおおきく形成して含有させ
た膜と、前記第１の非単結晶シリコン膜と、前記膜と前
記第１の非単結晶シリコン膜の間に前記第１の非単結晶
シリコン膜よりも水素元素を多く含有する第２の非単結
晶シリコン膜とで構成されたことを特徴とする半導体装
置。 - （５）配線に近接する第１の非単結晶シリコン膜と前記
配線との間に高融点金属を主成分とした物質に非金属族
元素を深さ方向に濃度勾配をおおきく形成して含有させ
た膜と、前記膜と前記第１の非単結晶シリコン膜の間に
前記第１の非単結晶シリコン膜よりも水素元素を多く含
有する第２の非単結晶シリコン膜とを介在させたことを
特徴とする半導体装置。 - （６）配線自身が高融点金属を主成分とした物質に非金
属族元素を深さ方向に濃度勾配をおおきく形成して含有
させた膜と、前記第１の非単結晶シリコン膜と、前記膜
と前記第１の非単結晶シリコン膜の間に前記第１の非単
結晶シリコン膜よりも水素元素を多く含有する第２の非
単結晶シリコン膜とで構成されたことを特徴とする半導
体装置。 - （７）基板上に非単結晶シリコン膜を形成する工程と、
前記膜上に非金属族元素を含んだガスと水素ガスでプラ
ズマ放電を行う工程と、前記膜上に高融点金属を主成分
とした物質にドーピング法により非金属族元素を含有さ
せた膜を形成する工程と、前記工程後に加熱処理あるい
は電磁波照射処理の少なくともどちらか一方を施す工程
とを含むことを特徴とする半導体装置の製造方法。 - （８）基板上に高融点金属を主成分とした物質に非金属
族元素を含有させた膜を形成する工程と、前記膜上に非
金属族元素を含んだガスと水素ガスでプラズマ放電を行
う工程と、前記膜上に非単結晶シリコン膜を形成する工
程と、前記工程後に加熱処理あるいは電磁波照射処理の
少なくともどちらか一方を施すことにより前記高融点金
属を主成分とした物質に近接する非単結晶シリコン膜に
前記非金属族元素を濃度勾配生成する拡散工程とを含む
ことを特徴とする半導体装置の製造方法。 - （９）基板上に非単結晶シリコン膜を形成する工程と、
前記膜上に非金属族元素を含んだガスと水素ガスでプラ
ズマ放電を行う工程と、前記膜上に高融点金属を主成分
とした物質に非金属族元素を含有させた膜を形成する工
程と、前記工程後に加熱処理あるいは電磁波照射処理の
少なくともどちらか一方を施すことにより前記高融点金
属を主成分とした物質に近接する非単結晶シリコン膜に
前記非金属族元素を濃度勾配生成する拡散工程とを含む
ことを特徴とする半導体装置の製造方法。 - （１０）高融点金属を主成分とした物質をＭｏ、Ｔａ、
Ｗ、Ｃｒ、Ｔｉ、Ｃｏ、Ｎｉ、Ｚｒ、Ｒｈ、Ｐｄ、Ｐｔ
のうちいずれか、一つの硅化物あるいは高融点金属同士
の化合物であることを特徴とする請求項１、２、３、４
、５、６のいずれかに記載の半導体装置 - （１１）高融点金属を主成分とした物質をＭｏ、Ｔａ、
Ｗ、Ｃｒ、Ｔｉ、Ｃｏ、Ｎｉ、Ｚｒ、Ｒｈ、Ｐｄ、Ｐｔ
のうちいずれか一つの硅化物あるいは高融点金属同士の
化合物であることを特徴とする請求項７、８、９のいず
れかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181112A JP2811765B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181112A JP2811765B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344968A true JPH0344968A (ja) | 1991-02-26 |
| JP2811765B2 JP2811765B2 (ja) | 1998-10-15 |
Family
ID=16095058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181112A Expired - Fee Related JP2811765B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811765B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719078A (en) * | 1995-02-11 | 1998-02-17 | Samsung Electronics Co., Ltd. | Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor |
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| WO2009063648A1 (ja) * | 2007-11-14 | 2009-05-22 | Panasonic Corporation | 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014473A (ja) * | 1983-07-05 | 1985-01-25 | Asahi Glass Co Ltd | 薄膜トランジスタの電極構造 |
| JPS61234080A (ja) * | 1985-04-10 | 1986-10-18 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS6331169A (ja) * | 1986-07-17 | 1988-02-09 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | シリコン・デバイスの製造方法 |
| JPH01143360A (ja) * | 1987-11-30 | 1989-06-05 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタの製造方法 |
-
1989
- 1989-07-12 JP JP1181112A patent/JP2811765B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014473A (ja) * | 1983-07-05 | 1985-01-25 | Asahi Glass Co Ltd | 薄膜トランジスタの電極構造 |
| JPS61234080A (ja) * | 1985-04-10 | 1986-10-18 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS6331169A (ja) * | 1986-07-17 | 1988-02-09 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | シリコン・デバイスの製造方法 |
| JPH01143360A (ja) * | 1987-11-30 | 1989-06-05 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719078A (en) * | 1995-02-11 | 1998-02-17 | Samsung Electronics Co., Ltd. | Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor |
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| WO2009063648A1 (ja) * | 2007-11-14 | 2009-05-22 | Panasonic Corporation | 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器 |
| US8436355B2 (en) | 2007-11-14 | 2013-05-07 | Panasonic Corporation | Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2811765B2 (ja) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335542B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| JP3272532B2 (ja) | 半導体装置の製造方法 | |
| JP2000012870A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| EP0082783B1 (fr) | Procédé de fabrication de transistors en couches minces en silicium sur substrat isolant | |
| KR100474385B1 (ko) | 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법 | |
| JPH0344968A (ja) | 半導体装置およびその製造方法 | |
| KR100480367B1 (ko) | 비정질막을결정화하는방법 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| KR100305255B1 (ko) | 다결정실리콘박막의제조방법 | |
| JPS6083373A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| KR100466962B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
| JP2797361B2 (ja) | 半導体装置 | |
| JPH0147012B2 (ja) | ||
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPH0344939A (ja) | 半導体装置の製造方法 | |
| JPS60110164A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| JP2000216395A (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| KR100375390B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH02208942A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63240067A (ja) | Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法 | |
| JPS62254466A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |