JPH0345005A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0345005A JPH0345005A JP2175449A JP17544990A JPH0345005A JP H0345005 A JPH0345005 A JP H0345005A JP 2175449 A JP2175449 A JP 2175449A JP 17544990 A JP17544990 A JP 17544990A JP H0345005 A JPH0345005 A JP H0345005A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- main electrode
- current
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006378 damage Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、負荷の第1端子に接続する第1出力端子を有
すると共に該第1出力端子を経て流れる第1負荷電流に
関連する第1電流を供給するための少なくとも1個の第
1トランジスタを有している第1増幅器と、前記第1電
流の目安となる第1信号を発生する第1手段と、前記負
荷の第2端子に接続する第2出力端子を有すると共に該
第2出力端子を経て流れる第2負荷電流に関連する第2
電流を供給する少なくとも1個の第2トランジスタを有
している第2増幅器と、前記第2電流の目安となる第2
信号を発生する第2手段と、前記第1および第2増幅器
を保護するために前記第(および第2負荷電流を制限す
る保護手段とを具えている増幅回路に関するものである
。
すると共に該第1出力端子を経て流れる第1負荷電流に
関連する第1電流を供給するための少なくとも1個の第
1トランジスタを有している第1増幅器と、前記第1電
流の目安となる第1信号を発生する第1手段と、前記負
荷の第2端子に接続する第2出力端子を有すると共に該
第2出力端子を経て流れる第2負荷電流に関連する第2
電流を供給する少なくとも1個の第2トランジスタを有
している第2増幅器と、前記第2電流の目安となる第2
信号を発生する第2手段と、前記第1および第2増幅器
を保護するために前記第(および第2負荷電流を制限す
る保護手段とを具えている増幅回路に関するものである
。
一般に斯種の増幅回路は過剰負荷電流を供給しないよう
にする2つの増幅器間に結合される負荷を駆動させるの
に用いることができ、特に斯種の回路は大地への短絡か
常に問題となるカーラジオに使用すののか好適である。
にする2つの増幅器間に結合される負荷を駆動させるの
に用いることができ、特に斯種の回路は大地への短絡か
常に問題となるカーラジオに使用すののか好適である。
(従来の技術)
斯種の増幅回路か一般に既知であるのは、大抵の増幅回
路はその回路に用いられる増幅器を保護するための保護
装置を具えているからである。この保護装置は負荷電流
に関連する電流または電圧の各目安となる1つ以上の信
号を発生する手段を具えており、またこれらの信号に応
答して負荷電流を制限する保護手段も具えている。冒頭
にて述べた種類の増幅回路では2つの各増幅器はほぼ同
しように保護される。増幅器を保護するIっの方法につ
いては欧州特許出願第0.132.863号に記載され
ている。上記増幅器における信号発生手段は負荷電流に
関連する電流および電圧の各目安となる2つの信号を発
生し、保護手段は制御増幅器を具えている。
路はその回路に用いられる増幅器を保護するための保護
装置を具えているからである。この保護装置は負荷電流
に関連する電流または電圧の各目安となる1つ以上の信
号を発生する手段を具えており、またこれらの信号に応
答して負荷電流を制限する保護手段も具えている。冒頭
にて述べた種類の増幅回路では2つの各増幅器はほぼ同
しように保護される。増幅器を保護するIっの方法につ
いては欧州特許出願第0.132.863号に記載され
ている。上記増幅器における信号発生手段は負荷電流に
関連する電流および電圧の各目安となる2つの信号を発
生し、保護手段は制御増幅器を具えている。
(発明が解決しようとする課題)
上記制御増幅器は、2つの信号間の差かしきい値以上と
なる場合に駆動され、増幅器の駆動を制限し、従って負
荷電流を制限する。従来の保護装置は増幅器が大地に短
絡されないようするか、比較的小さな短絡電流は検出さ
れない。これらの短絡電流は電力損失をまねき、増幅回
路を熱破壊することかある。
なる場合に駆動され、増幅器の駆動を制限し、従って負
荷電流を制限する。従来の保護装置は増幅器が大地に短
絡されないようするか、比較的小さな短絡電流は検出さ
れない。これらの短絡電流は電力損失をまねき、増幅回
路を熱破壊することかある。
本発明の目的は2つの増幅器と1個の保護装置を具えて
おり、短絡電流の大きさに無関係に短絡を検出し得る増
幅回路を提供することにある。
おり、短絡電流の大きさに無関係に短絡を検出し得る増
幅回路を提供することにある。
(課題を゛解決するための手段)
本発明は冒頭にて述へた種類の増幅回路において、当該
増幅回路に前記第1信号と第2信号との和の目安となる
第1制御信号を発生し、前記保護手段を制御する働きを
する第3手段も設けたことを特徴とする。
増幅回路に前記第1信号と第2信号との和の目安となる
第1制御信号を発生し、前記保護手段を制御する働きを
する第3手段も設けたことを特徴とする。
本発明は、短絡電流が生ずる場合には第1と第2負荷電
流が最早等しくなくなり、この偏差は第1負荷電流に関
連する第1信号と第2負荷電流に関連する第2信号とを
互いに比較することによって検出することができると言
う事実の認識に基づいて成したものである。この比較と
、第3手段とによって保護手段を制御する第1制御信号
か得られる。
流が最早等しくなくなり、この偏差は第1負荷電流に関
連する第1信号と第2負荷電流に関連する第2信号とを
互いに比較することによって検出することができると言
う事実の認識に基づいて成したものである。この比較と
、第3手段とによって保護手段を制御する第1制御信号
か得られる。
本発明の第1の好適例では、前記第3手段が前記第1信
号を受信する入力端子と、前記第2信号および前記第1
制御信号の双方を供給する出力端子とを有している電流
ミラーを具え、且つ前記電流ミラーの入力端子および出
力端子を、各々か制御電極、第1主電極および第2主電
極を有している2個直列に結合させたトランジスタによ
り互いに結合させ、前記両トランジスタの2つの制御電
極を基準電圧受信用の基準電圧端子に結合させ、前記両
トランジスタの2つの第1主電極を前記第1および第2
信号の双方を受信する第3端子に結合させ、且つ2つの
第2主電極を前記電流ミラーの入力端子と出力端子にそ
れぞれ結合させる。この例のようにすれば、第1信号と
第2信号との和を簡単に形成することかできる。2個直
列に結合させたトランジスタを用いると、基準電圧に関
連して第3端子における電圧が、この第3端子を経て流
れる電流の目安となる制御信号の大きさを規定する。
号を受信する入力端子と、前記第2信号および前記第1
制御信号の双方を供給する出力端子とを有している電流
ミラーを具え、且つ前記電流ミラーの入力端子および出
力端子を、各々か制御電極、第1主電極および第2主電
極を有している2個直列に結合させたトランジスタによ
り互いに結合させ、前記両トランジスタの2つの制御電
極を基準電圧受信用の基準電圧端子に結合させ、前記両
トランジスタの2つの第1主電極を前記第1および第2
信号の双方を受信する第3端子に結合させ、且つ2つの
第2主電極を前記電流ミラーの入力端子と出力端子にそ
れぞれ結合させる。この例のようにすれば、第1信号と
第2信号との和を簡単に形成することかできる。2個直
列に結合させたトランジスタを用いると、基準電圧に関
連して第3端子における電圧が、この第3端子を経て流
れる電流の目安となる制御信号の大きさを規定する。
本発明の他の第2好適例では、前記第1手段か少なくと
も2個のトランジスタを具え、これらの各トランジスタ
か制御電極、第1主電極および第2主電極を有しており
、これらトランジスタの制御電極を互いに結合させると
共に一方の第1主電極に結合させ、第1主電極の各々を
電流源に結合させ、第2主電極を一対の直列に結合させ
た抵抗によって互いに結合させ、一方の第2主電極は少
なくとも前記第1電流を受信する入力端子に結合させ、
他方の第2主電極は前記第1信号を供給する出力端子に
結合させ、前記第2手段が少なくとも2個のトランジス
タを具え、これらの各トランジスタか制御電極、第1主
電極および第2主電極を有しており、これらのトランジ
スタの制御電極を互いに結合させると共に一方の第1主
電極に結合させ、各第1主電極を電流源に結合させ、第
2主電極を直列に結合させた第2の抵抗対によって互い
に結合させ、一方の第2主電極を少なくとも前記第2電
流を受信する入力端子に結合させ、他方の第2主電極を
前記第2信号を供給する出力端子に結合させる。第1お
よび第2手段の双方における関連する抵抗対を有する2
個のトランジスタは縮退(degenerate)電流
ミラーを構成し、この電流ミラーにおけるトランジスタ
を経て流れる電流は電流源によって規定され、且つ前記
抵抗間の電圧並びにこれら抵抗の値は第1電流と第1信
号との比および第2電流と第2信号との比を決定する。
も2個のトランジスタを具え、これらの各トランジスタ
か制御電極、第1主電極および第2主電極を有しており
、これらトランジスタの制御電極を互いに結合させると
共に一方の第1主電極に結合させ、第1主電極の各々を
電流源に結合させ、第2主電極を一対の直列に結合させ
た抵抗によって互いに結合させ、一方の第2主電極は少
なくとも前記第1電流を受信する入力端子に結合させ、
他方の第2主電極は前記第1信号を供給する出力端子に
結合させ、前記第2手段が少なくとも2個のトランジス
タを具え、これらの各トランジスタか制御電極、第1主
電極および第2主電極を有しており、これらのトランジ
スタの制御電極を互いに結合させると共に一方の第1主
電極に結合させ、各第1主電極を電流源に結合させ、第
2主電極を直列に結合させた第2の抵抗対によって互い
に結合させ、一方の第2主電極を少なくとも前記第2電
流を受信する入力端子に結合させ、他方の第2主電極を
前記第2信号を供給する出力端子に結合させる。第1お
よび第2手段の双方における関連する抵抗対を有する2
個のトランジスタは縮退(degenerate)電流
ミラーを構成し、この電流ミラーにおけるトランジスタ
を経て流れる電流は電流源によって規定され、且つ前記
抵抗間の電圧並びにこれら抵抗の値は第1電流と第1信
号との比および第2電流と第2信号との比を決定する。
さらに本発明の第3好適例では、前記第1増幅器に前記
第1出力端子を経て流れる第1負荷電流に関連する第3
電流を供給する少なくとも1個の第3トランジスタも設
け、前記第1手段を前記第3電流の目安となる第3信号
も発生すべく適用させ、前記第2増幅器に前記第2出力
端子を経て流れる第2負荷電流に関連する第4電流を供
給する少なくとも1個の第4トランジスタも設け、前記
第2手段を前記第4電流の目安となる第4信号も発生す
べく適用し、前記第3手段を前記第3と第4信号との和
の目安となり、且つ前記保護手段を制御する働きをする
第2制御(K号も発生すべく適用するようにし、さらに
前記第3手段を前記第1および第2制御信号をそれぞれ
発生するほぼ同一構成の2個のデバイスで構成する。
第1出力端子を経て流れる第1負荷電流に関連する第3
電流を供給する少なくとも1個の第3トランジスタも設
け、前記第1手段を前記第3電流の目安となる第3信号
も発生すべく適用させ、前記第2増幅器に前記第2出力
端子を経て流れる第2負荷電流に関連する第4電流を供
給する少なくとも1個の第4トランジスタも設け、前記
第2手段を前記第4電流の目安となる第4信号も発生す
べく適用し、前記第3手段を前記第3と第4信号との和
の目安となり、且つ前記保護手段を制御する働きをする
第2制御(K号も発生すべく適用するようにし、さらに
前記第3手段を前記第1および第2制御信号をそれぞれ
発生するほぼ同一構成の2個のデバイスで構成する。
さらに他の好適例では、前記第1手段に、各々か制御電
極、第1主電極および第2主電極を有している少なくと
も2個のトランジスタも設け、これらトランジスタの制
i11電極を互いに結合させると共に一方の第1主電極
に結合させ、各第1主電極を電流源に結合させ、それぞ
れの第2主電極を直列結合させた第3の抵抗対によって
互いに結合させ、一方の第2主電極を前記第3電流を受
信するために入力端子に結合させ、他方の第2主電極を
前記第3信号を供給する出力端子に結合させ、前記第2
手段に、各々か制御電極、第1主電極および第2主電極
を有している少なくとも2個のトランジスタを設け、こ
れらのトランジスタの制御電極を互いに結合させると共
に一方の第1主電極に結合させ、第1主電極の各々を電
流源に結合させ、第2主電極を直列結合した第4の抵抗
対により互いに結合させ、一方の第2主電極を第4電流
を受信すべく入力端子に結合させ、他方の第2主電極を
第4信号を供給する出力端子に結合させる。
極、第1主電極および第2主電極を有している少なくと
も2個のトランジスタも設け、これらトランジスタの制
i11電極を互いに結合させると共に一方の第1主電極
に結合させ、各第1主電極を電流源に結合させ、それぞ
れの第2主電極を直列結合させた第3の抵抗対によって
互いに結合させ、一方の第2主電極を前記第3電流を受
信するために入力端子に結合させ、他方の第2主電極を
前記第3信号を供給する出力端子に結合させ、前記第2
手段に、各々か制御電極、第1主電極および第2主電極
を有している少なくとも2個のトランジスタを設け、こ
れらのトランジスタの制御電極を互いに結合させると共
に一方の第1主電極に結合させ、第1主電極の各々を電
流源に結合させ、第2主電極を直列結合した第4の抵抗
対により互いに結合させ、一方の第2主電極を第4電流
を受信すべく入力端子に結合させ、他方の第2主電極を
第4信号を供給する出力端子に結合させる。
この例では第1および第2増幅器か少なくとも4個のト
ランジスタを具えているブリッジ増幅器を構成する。こ
れらのトランジスタを流れる電流は第1または第2負荷
電流に関連し、且つ第3手段を経て保護手段を制御する
4つの信号の目安となるように作用する。
ランジスタを具えているブリッジ増幅器を構成する。こ
れらのトランジスタを流れる電流は第1または第2負荷
電流に関連し、且つ第3手段を経て保護手段を制御する
4つの信号の目安となるように作用する。
本発明のさらに他の第4好適例では、前記第1増幅器に
前記第1出力端子を経て流れる第1負荷電流に関連する
第3電流を供給する少なくとも1個の第3トランジスタ
も設け、前記第2増幅器に前記第2出力・端子を経て流
れる第2負荷電流に関連する第4電流を供給する少なく
とも1個の第4トランジスタも設け、且つ前記第1信号
を前記第1と第4電流との双方の目安とし、前記第2信
号を前記第2と第3電流との双方の目安とする。この場
合の第【および第2増幅器もブリッジ増幅器を形成する
。第1および第4電流を第1手段に供給し、第2および
第3電流を第2手段に供給することにより、回路部品数
を前記第3好適例の場合よりも少なくすることかできる
。この場合には第1.第2および第3手段を前記第1お
よび第2好適例につき述へたように構成し、2つの電流
対の各々か抵抗を経て縮退電流ミラーを駆動するように
する。
前記第1出力端子を経て流れる第1負荷電流に関連する
第3電流を供給する少なくとも1個の第3トランジスタ
も設け、前記第2増幅器に前記第2出力・端子を経て流
れる第2負荷電流に関連する第4電流を供給する少なく
とも1個の第4トランジスタも設け、且つ前記第1信号
を前記第1と第4電流との双方の目安とし、前記第2信
号を前記第2と第3電流との双方の目安とする。この場
合の第【および第2増幅器もブリッジ増幅器を形成する
。第1および第4電流を第1手段に供給し、第2および
第3電流を第2手段に供給することにより、回路部品数
を前記第3好適例の場合よりも少なくすることかできる
。この場合には第1.第2および第3手段を前記第1お
よび第2好適例につき述へたように構成し、2つの電流
対の各々か抵抗を経て縮退電流ミラーを駆動するように
する。
本発明によるさらに他の好適例では、前記第1゜第2お
よび第3手段の内の少なくとも1つを、トランジスタを
経て流れる電流の1つの目安となり、しかも前記保護手
段を制御する働きをする少なくとも1つの他の制御信号
を発生すべく適用する。
よび第3手段の内の少なくとも1つを、トランジスタを
経て流れる電流の1つの目安となり、しかも前記保護手
段を制御する働きをする少なくとも1つの他の制御信号
を発生すべく適用する。
多数の制御信号を用いることによって4つのトランジス
タを経て流れる電流を絶対値的に制限することもできる
。これは増幅器および負荷の双方に過負荷がかからない
ようにするためである。
タを経て流れる電流を絶対値的に制限することもできる
。これは増幅器および負荷の双方に過負荷がかからない
ようにするためである。
(実施例)
以下図面を参照して本発明を実施例につき説明するに、
第1図は本発明による増幅回路の第1実施例を示すブロ
ック図である。この増幅回路は第1増幅器A1と、第2
増幅器A2と、第1手段M1、第2手段M2、第3手段
M3および保護手段Bを具えている保護装置とて構成す
る。第1増幅器Aは人力信号■1゜lを受信する入力端
子lと、負荷の第1端子への接続用の出力端子5と、第
1手段M1を接続する端子7とを有している。第2増幅
器A2は人力信号V、、2を受信する入力端子2と、負
荷の第2端子への接続用の出力端子6と、第2手段M2
を接続する端子8とを有しいる。第3手段M3を端子1
1を経て第1手段M1に、端子12を経て第2手段M2
に、端子15および16を経て保護手段Bにそれぞれ結
合させる。保護手段Bは第1増幅器A1および第2増幅
器A2の双方に結合させる。2つの出力端子5と6との
間に負荷を結合させ、2つの増幅器AIおよびA2を人
力信号V+、1およびV、12でそれぞれ駆動させると
、第1負荷電流が出力端子5を経て流れ、第2負荷電流
か出力端子6を経て流れるようになる。さらに、第1負
荷電流に関連する電流11か端子7を経て流れ、第2負
荷電流に関連する電流12が端子8を経て流れる。電流
i1およびi2の各々は、例えば出力トランジスタの主
電極電流とすることができる。第1および第1手段M1
とM2はこれらの電流i1および12にそれぞれ応答し
て、信号StおよびS2をそれぞれ発生する。これらの
信号S1およびS2はそれぞれ端子11および12を経
て第3手段M3に供給され、この第3手段にて信号Sl
と32か比較されて、制御信号rlを発生する。この制
御信号rlは信号S1と32の和、または差に等しい。
第1図は本発明による増幅回路の第1実施例を示すブロ
ック図である。この増幅回路は第1増幅器A1と、第2
増幅器A2と、第1手段M1、第2手段M2、第3手段
M3および保護手段Bを具えている保護装置とて構成す
る。第1増幅器Aは人力信号■1゜lを受信する入力端
子lと、負荷の第1端子への接続用の出力端子5と、第
1手段M1を接続する端子7とを有している。第2増幅
器A2は人力信号V、、2を受信する入力端子2と、負
荷の第2端子への接続用の出力端子6と、第2手段M2
を接続する端子8とを有しいる。第3手段M3を端子1
1を経て第1手段M1に、端子12を経て第2手段M2
に、端子15および16を経て保護手段Bにそれぞれ結
合させる。保護手段Bは第1増幅器A1および第2増幅
器A2の双方に結合させる。2つの出力端子5と6との
間に負荷を結合させ、2つの増幅器AIおよびA2を人
力信号V+、1およびV、12でそれぞれ駆動させると
、第1負荷電流が出力端子5を経て流れ、第2負荷電流
か出力端子6を経て流れるようになる。さらに、第1負
荷電流に関連する電流11か端子7を経て流れ、第2負
荷電流に関連する電流12が端子8を経て流れる。電流
i1およびi2の各々は、例えば出力トランジスタの主
電極電流とすることができる。第1および第1手段M1
とM2はこれらの電流i1および12にそれぞれ応答し
て、信号StおよびS2をそれぞれ発生する。これらの
信号S1およびS2はそれぞれ端子11および12を経
て第3手段M3に供給され、この第3手段にて信号Sl
と32か比較されて、制御信号rlを発生する。この制
御信号rlは信号S1と32の和、または差に等しい。
制御信号「lは端子15および16を経て保護手段Bを
制御し、この保護手段は所要に応じ増幅器AIおよびA
2を制御する。出力端子5および6か給電端子の1つに
短絡されていない時には、2つの負荷電流が等しくなり
、しかも逆極性となるため、電流11および12は絶対
値でほぼ等しくなり、これは信号S1およびS2につい
ても言えることである。従って、この場合には制御信号
rlかほぼ0となり、保護手段Bは何等駆動しない。短
絡がある場合には、制御信号rlが0でなくなり、保護
手段Bは増幅器AIおよびA2を保護するために制御信
号r1によって制御される。制御信号rlは、例えばラ
ンプによして警告信号を発生させるのに用いることもで
きる。
制御し、この保護手段は所要に応じ増幅器AIおよびA
2を制御する。出力端子5および6か給電端子の1つに
短絡されていない時には、2つの負荷電流が等しくなり
、しかも逆極性となるため、電流11および12は絶対
値でほぼ等しくなり、これは信号S1およびS2につい
ても言えることである。従って、この場合には制御信号
rlかほぼ0となり、保護手段Bは何等駆動しない。短
絡がある場合には、制御信号rlが0でなくなり、保護
手段Bは増幅器AIおよびA2を保護するために制御信
号r1によって制御される。制御信号rlは、例えばラ
ンプによして警告信号を発生させるのに用いることもで
きる。
第2図は本発明による増幅回路用の第1手段の一例を示
す回路図であり、ここに第1図のものと同一部分を示す
ものには同じ参照番号を付して示しである。トランジス
タTIおよびT2は電流ミラーを形成し、l・ランジス
タTlの第1主電極は抵抗R11によって給電端子Vd
dに結合させると共に端子7にも結合させる。トランジ
スタT2の主電極は抵抗R12によって給電端子Vdd
に結合させると共にトランジスタT3の第2主電極にも
結合させる。このトランジスタ・T3の第1主電極は端
子11に結合させ、制御電極はトランジスタT2の第2
主電極に結合させる。トランジスタTIとT2の制御電
極は互いに結合させて、トランジスタTIの第2主電極
に接続する。さらに本例の第1手段M1はトランジスタ
T4゜T5およびT6から成る電流ミラーも具えており
、これらのトランジスタの制御電極は互いに結合させて
、電流源Jlによって給電端子Vaaに接続すると共に
トランジスタT4の第2主電極にも接続し、トランジス
タT4の第1主電極は給電端子V、に結合させる。トラ
ンジスタT5およびTaの各第2主電極はトランジスタ
TlおよびT2の各第2主電極にそれぞれ結合させる。
す回路図であり、ここに第1図のものと同一部分を示す
ものには同じ参照番号を付して示しである。トランジス
タTIおよびT2は電流ミラーを形成し、l・ランジス
タTlの第1主電極は抵抗R11によって給電端子Vd
dに結合させると共に端子7にも結合させる。トランジ
スタT2の主電極は抵抗R12によって給電端子Vdd
に結合させると共にトランジスタT3の第2主電極にも
結合させる。このトランジスタ・T3の第1主電極は端
子11に結合させ、制御電極はトランジスタT2の第2
主電極に結合させる。トランジスタTIとT2の制御電
極は互いに結合させて、トランジスタTIの第2主電極
に接続する。さらに本例の第1手段M1はトランジスタ
T4゜T5およびT6から成る電流ミラーも具えており
、これらのトランジスタの制御電極は互いに結合させて
、電流源Jlによって給電端子Vaaに接続すると共に
トランジスタT4の第2主電極にも接続し、トランジス
タT4の第1主電極は給電端子V、に結合させる。トラ
ンジスタT5およびTaの各第2主電極はトランジスタ
TlおよびT2の各第2主電極にそれぞれ結合させる。
トランジスタTlおよびT6は各々電流源を形成し、こ
れらはトランジスタT1およびT2を流れる電流および
これらトランジスタTlおよびT2の第1主電極と制御
電極間の電圧を規定する。
れらはトランジスタT1およびT2を流れる電流および
これらトランジスタTlおよびT2の第1主電極と制御
電極間の電圧を規定する。
これらの電圧は、トランジスタT1およびT2の各制御
電極か互いに結合されており、またそれらの各第i電極
が抵抗R11およびR12によって給電端子Vddに結
合されていることからして、抵抗R11間の電圧と抵抗
R12間の電圧との比を決定する。トランジスタT5お
よびT6によってそれぞれ規定される電流以外に、抵抗
R11およびR12には第1負荷電流に関連する電流1
1および第3手段M3に供給される信号Stも流れる。
電極か互いに結合されており、またそれらの各第i電極
が抵抗R11およびR12によって給電端子Vddに結
合されていることからして、抵抗R11間の電圧と抵抗
R12間の電圧との比を決定する。トランジスタT5お
よびT6によってそれぞれ規定される電流以外に、抵抗
R11およびR12には第1負荷電流に関連する電流1
1および第3手段M3に供給される信号Stも流れる。
抵抗R11間の電圧と抵抗R12間の電圧との比はトラ
ンジスタTIおよびT2のバイアス電流によって等しく
維持されるため、電流i1が変化すると、それに関連し
て信号Slか変化する。従って、信号Slは電流11お
よび第1負荷電流の目安となる。抵抗R11とR12の
抵抗値が等しくない場合には、電流11を信号S1に変
える際におけるオフセットを、トランジスタTIおよび
T2の第1主電極の一方に抵抗を直列に接続することに
より補償することができる。この目的のために、第2図
に示す回路では例えば、トランジスタTIの第1主電極
に抵抗R3を直列に接続して、零入力電流のセツティン
グを改善するようにしている。トランジスタT3は端子
11の電圧と、端子11を経て流れる電流の大きさとを
独立させる。
ンジスタTIおよびT2のバイアス電流によって等しく
維持されるため、電流i1が変化すると、それに関連し
て信号Slか変化する。従って、信号Slは電流11お
よび第1負荷電流の目安となる。抵抗R11とR12の
抵抗値が等しくない場合には、電流11を信号S1に変
える際におけるオフセットを、トランジスタTIおよび
T2の第1主電極の一方に抵抗を直列に接続することに
より補償することができる。この目的のために、第2図
に示す回路では例えば、トランジスタTIの第1主電極
に抵抗R3を直列に接続して、零入力電流のセツティン
グを改善するようにしている。トランジスタT3は端子
11の電圧と、端子11を経て流れる電流の大きさとを
独立させる。
第3図は本発明による増幅回路用の第2手段の一例を示
す回路図であり、ここに第1および第2図のものと同一
部分を示すものには同じ参照番号を付して示しである。
す回路図であり、ここに第1および第2図のものと同一
部分を示すものには同じ参照番号を付して示しである。
この回路におけるトランジスタT7およびトランジスタ
T8は電流ミラーを形成し、トランジスタT7の第1主
電極は抵抗R21によって給電端子Lgに結合させると
共に端子8にも結合させる。トランジスタT8の第1主
電極は抵抗R22によって給電端子Vsgに結合させる
と共にトランジスタT9の第2主電極にも結合させる。
T8は電流ミラーを形成し、トランジスタT7の第1主
電極は抵抗R21によって給電端子Lgに結合させると
共に端子8にも結合させる。トランジスタT8の第1主
電極は抵抗R22によって給電端子Vsgに結合させる
と共にトランジスタT9の第2主電極にも結合させる。
トランジスタT9の第1主電極は端子12に結合させ、
その制御電極はトランジスタT8の第2主電極に結合さ
せる。トランジスタT7とT8の制御電極は互いに結合
させて、トランジスタT7の第2主電極に接続する。こ
の例の回路はトランジスタTIO,TllおよびT12
から成る第2電流ミラーも具えている。
その制御電極はトランジスタT8の第2主電極に結合さ
せる。トランジスタT7とT8の制御電極は互いに結合
させて、トランジスタT7の第2主電極に接続する。こ
の例の回路はトランジスタTIO,TllおよびT12
から成る第2電流ミラーも具えている。
これらのトランジスタTIO,TllおよびTI2の制
御電極は互いに結合させて、電流源J2により給電端子
Vzaに接続すると共にトランジスタTIOの第2主電
極にも接続する。トランジスタTIOの第1主電極は給
電端子vddに結合させる。トランジスタTllおよび
T12の第2主電極はトランジスタT7の第2主電極お
よびトランジスタT8の第2主電極にそれぞれ結合させ
る。第3図に示した回路と第2図に示した回路とは、供
給電圧■ddおよびVAIを入れ替えた点と、対応する
各トランジスタの導電形を反対導電形のものとした点だ
けか相違している。しかし、双方の回路は同じように作
動するため、端子12を経て流れる信号S2が端子8を
経て流れる第2負荷電流に関連する電流12の目安とな
ることは自明である。零入力電流のセツティングを改善
するために、本例のトランジスタT7の第1主電極に直
列に抵抗R23を接続することもてきる。
御電極は互いに結合させて、電流源J2により給電端子
Vzaに接続すると共にトランジスタTIOの第2主電
極にも接続する。トランジスタTIOの第1主電極は給
電端子vddに結合させる。トランジスタTllおよび
T12の第2主電極はトランジスタT7の第2主電極お
よびトランジスタT8の第2主電極にそれぞれ結合させ
る。第3図に示した回路と第2図に示した回路とは、供
給電圧■ddおよびVAIを入れ替えた点と、対応する
各トランジスタの導電形を反対導電形のものとした点だ
けか相違している。しかし、双方の回路は同じように作
動するため、端子12を経て流れる信号S2が端子8を
経て流れる第2負荷電流に関連する電流12の目安とな
ることは自明である。零入力電流のセツティングを改善
するために、本例のトランジスタT7の第1主電極に直
列に抵抗R23を接続することもてきる。
第4図(f本発明による増幅回路用の第3手段の一例を
示す回路図であり、ここに前図のものと同一部分を示す
ものには同じ参照番号を付して示しである。トランジス
タT13およびT14は電流ミラーを構成し、これらト
ランジスタの第1主電極は給電端子Vgmに結合させる
。この例の回路は2個直列に接続したトランジスタT1
5およびT16も具えており、これらの第1主電極は双
方共に端子11と端子12に結合させ、各制御電極は基
準電圧V、。、1を受信する基準電圧端子20に結合さ
せる。トランジスタT15の第2主電極はトランジスタ
T]4の第2主電極と、端子15および16との双方に
結合させる。トランジスタT16の第2主電極はトラン
ジスタT13の第2主電極と、トランジスタT13およ
びT14の制御電極とに結合させる。この回路は端子1
1を経て流れる信号S1と端子12を経て流れる信号S
2との和信号を形成する。第1および第3手段M3とM
2における電流ミラーの相対的なオリエンテーションに
より信号S1と82の極性が反対となるため、端子15
および16を経て流れる制御信号rlは信号SlとS2
との和を表わす。制御信号rlは保護手段Bを制御する
作用をする。この場合に、しきい値開路は必ずしも利用
する必要はない。極性か反対の信号S1と82とを加算
するために、トランジスタT15およびT16の第1主
電極に供給される電流の極性に応じて、これらトランジ
スタの一方か導通する。
示す回路図であり、ここに前図のものと同一部分を示す
ものには同じ参照番号を付して示しである。トランジス
タT13およびT14は電流ミラーを構成し、これらト
ランジスタの第1主電極は給電端子Vgmに結合させる
。この例の回路は2個直列に接続したトランジスタT1
5およびT16も具えており、これらの第1主電極は双
方共に端子11と端子12に結合させ、各制御電極は基
準電圧V、。、1を受信する基準電圧端子20に結合さ
せる。トランジスタT15の第2主電極はトランジスタ
T]4の第2主電極と、端子15および16との双方に
結合させる。トランジスタT16の第2主電極はトラン
ジスタT13の第2主電極と、トランジスタT13およ
びT14の制御電極とに結合させる。この回路は端子1
1を経て流れる信号S1と端子12を経て流れる信号S
2との和信号を形成する。第1および第3手段M3とM
2における電流ミラーの相対的なオリエンテーションに
より信号S1と82の極性が反対となるため、端子15
および16を経て流れる制御信号rlは信号SlとS2
との和を表わす。制御信号rlは保護手段Bを制御する
作用をする。この場合に、しきい値開路は必ずしも利用
する必要はない。極性か反対の信号S1と82とを加算
するために、トランジスタT15およびT16の第1主
電極に供給される電流の極性に応じて、これらトランジ
スタの一方か導通する。
2つの第1主電極から電流が流出する場合には、トラン
ジスタT15か導通し、トランジスタT13. T14
よびT16がカット・オフする。この場合にトランジス
タT15を流れる電流は制御信号rlにほぼ等しくなる
。2つの第1主電極に電流が流れる場合には、トランジ
スタT16が導通して、トランジスタT15はカット・
オフする。この場合には、トランジスタTI”3とT1
4とから成る電流ミラーにより制御信号r1はトランジ
スタT16を流れる電流により規定される。本例におけ
る制御信号rlの極性はいずれの場合にも同じである。
ジスタT15か導通し、トランジスタT13. T14
よびT16がカット・オフする。この場合にトランジス
タT15を流れる電流は制御信号rlにほぼ等しくなる
。2つの第1主電極に電流が流れる場合には、トランジ
スタT16が導通して、トランジスタT15はカット・
オフする。この場合には、トランジスタTI”3とT1
4とから成る電流ミラーにより制御信号r1はトランジ
スタT16を流れる電流により規定される。本例におけ
る制御信号rlの極性はいずれの場合にも同じである。
第5図は本発明による増幅回路の第2例を示すブロック
図であり、ここに第1〜4図のものと同一部分を示すも
のには同じ参照番号を付して示しである。第1図の例と
比較するに、この例は機能を多少拡張しである。例えば
、第1増幅器A1は入力信号V+、3を受信するための
入力端子3と、第1手段Mlを接続する端子9との双方
を具えており、また第2増幅器A2も入力信号V、、、
4を受信するための入力端子4と、第2手段M2を接続
する端子lOとの双方を具えている。さらに、第1手段
Mlおよび第2手段M2を端子13および14を経てそ
れぞれ第3手段に結合させ、この第3手段も端子17お
よび18を経て保護手段Bに結合させる。各増幅器At
およびA2は人力信号により各々駆動される2個の増幅
素子を具えている。増幅器AIの増幅素子の各々は保護
手段Bに結合させ、各増幅素子が第1負荷電流の一部を
供給し、電流ifが第1負荷電流の一部に関連し、端子
9を経て流れる電流i3が第1負荷電流の他の部分に関
連するようにする。増幅器A2の各増幅素子も保護手段
Bに結合させる。これらの各増幅素子も第2負荷電流の
一部を供給し、電流12は第2負荷電流の一部に関連し
、端子10を経て流れる電流i4は第2負荷電流の他の
部分に関連するようにする。第1手段Mlは電流11お
よびi3に関連して、端子11および13をそれぞれ経
て流れる信号SlおよびS3を発生する。第2手段M2
は電流12および14に関連して、端子12および14
をそれぞれ経て流れる信号S2およびS4を発生する。
図であり、ここに第1〜4図のものと同一部分を示すも
のには同じ参照番号を付して示しである。第1図の例と
比較するに、この例は機能を多少拡張しである。例えば
、第1増幅器A1は入力信号V+、3を受信するための
入力端子3と、第1手段Mlを接続する端子9との双方
を具えており、また第2増幅器A2も入力信号V、、、
4を受信するための入力端子4と、第2手段M2を接続
する端子lOとの双方を具えている。さらに、第1手段
Mlおよび第2手段M2を端子13および14を経てそ
れぞれ第3手段に結合させ、この第3手段も端子17お
よび18を経て保護手段Bに結合させる。各増幅器At
およびA2は人力信号により各々駆動される2個の増幅
素子を具えている。増幅器AIの増幅素子の各々は保護
手段Bに結合させ、各増幅素子が第1負荷電流の一部を
供給し、電流ifが第1負荷電流の一部に関連し、端子
9を経て流れる電流i3が第1負荷電流の他の部分に関
連するようにする。増幅器A2の各増幅素子も保護手段
Bに結合させる。これらの各増幅素子も第2負荷電流の
一部を供給し、電流12は第2負荷電流の一部に関連し
、端子10を経て流れる電流i4は第2負荷電流の他の
部分に関連するようにする。第1手段Mlは電流11お
よびi3に関連して、端子11および13をそれぞれ経
て流れる信号SlおよびS3を発生する。第2手段M2
は電流12および14に関連して、端子12および14
をそれぞれ経て流れる信号S2およびS4を発生する。
第3手段M3は信号S1およびS2から制御信号r1を
取出すと共に信号S3およびS4から端子17および1
8を経て流れる制御信号r2を取出す。これらの制御信
号は増幅素子を保護するために保護手段Bによって用い
られる。従って電流i3および14は電流ifおよび1
2と同様に処理される。この第5図に示す増幅回路はプ
ッシュプル出力段を有するブリッジ増幅回路に使用する
のに極めて好適である。
取出すと共に信号S3およびS4から端子17および1
8を経て流れる制御信号r2を取出す。これらの制御信
号は増幅素子を保護するために保護手段Bによって用い
られる。従って電流i3および14は電流ifおよび1
2と同様に処理される。この第5図に示す増幅回路はプ
ッシュプル出力段を有するブリッジ増幅回路に使用する
のに極めて好適である。
第6図は本発明によるブリッジ増幅回路のほぼ鏡対称の
部分の例を示す回路図であり、ここに前述した各図と同
一部分を示すものには同一参照番号を付して示しである
。この例は第5図に示したブロック図の半分の構成を示
したものであり、本例では第1増幅器AIの増幅素子を
トランジスタPTIとPT3とて構成し、トランジスタ
PTIの制御電極を端子lに結合させ、その第1主電極
を出力端子5に、第2主電極を端子7にそれぞれ結合さ
せ、トランジスタPT3の制御電極を端子3に、その第
1主電極を端子9に、第2主電極を出力端子5にそれぞ
れ結合させる。第1手段は2つの区分から威る回路を具
え、その一方の第1区分30は第2図に示した回路に相
当し、他方の第2区分40は多少追加の素子を具えてい
るが、これは第3図に示す回路に相当する。例えば、ト
ランジスタTlの制御電極および第2主電極はトランジ
スタT27により互いに結合させ、このトランジスタT
27の第1および第2主電極をトランジスタTIの第2
主電極および制御電極にそれぞれ接続し、トランジスタ
T27の制御電極は基準電圧v、12を受信する基準電
圧端子21に結合させる。さらに、トランジスタT18
の第1主電極とトランジスタT19の第2主電極を抵抗
R34とトランジスタT28により互いに結合させる。
部分の例を示す回路図であり、ここに前述した各図と同
一部分を示すものには同一参照番号を付して示しである
。この例は第5図に示したブロック図の半分の構成を示
したものであり、本例では第1増幅器AIの増幅素子を
トランジスタPTIとPT3とて構成し、トランジスタ
PTIの制御電極を端子lに結合させ、その第1主電極
を出力端子5に、第2主電極を端子7にそれぞれ結合さ
せ、トランジスタPT3の制御電極を端子3に、その第
1主電極を端子9に、第2主電極を出力端子5にそれぞ
れ結合させる。第1手段は2つの区分から威る回路を具
え、その一方の第1区分30は第2図に示した回路に相
当し、他方の第2区分40は多少追加の素子を具えてい
るが、これは第3図に示す回路に相当する。例えば、ト
ランジスタTlの制御電極および第2主電極はトランジ
スタT27により互いに結合させ、このトランジスタT
27の第1および第2主電極をトランジスタTIの第2
主電極および制御電極にそれぞれ接続し、トランジスタ
T27の制御電極は基準電圧v、12を受信する基準電
圧端子21に結合させる。さらに、トランジスタT18
の第1主電極とトランジスタT19の第2主電極を抵抗
R34とトランジスタT28により互いに結合させる。
トランジスタT28はトランジスタT29と共に電流ミ
ラーを構成し、これは信号S3に関連する制御信号r3
を発生する。このために、トランジスタT29の第1主
電極は抵抗R35を介して給電端子Vggに結合させ、
その第2主電極は端子19に、制御電極はトランジスタ
T19の第2主電極およびトランジスタT28の第2主
電極と制御電極との相互接続点にそれぞれ結合させ、ト
ランジスタT28の第1主電極は抵抗R34を介してト
ランジスタT18の第1主電極に結合させる。第6図に
おける第3手段M3は第4図に示した回路に相当する回
路を具えている。完全な増幅回路では、第3手段M3を
第4図に示すような回路の少なくとも2つで構成すべき
であり、また第2増幅器A2および第2手段M2の双方
は第1増幅器AIおよび第1手段Mlとそれぞれほぼ同
一構成とする。追加のトランジスタT27はトランジス
タTlおよびT2を経て流れる電流における供給電圧の
変動の影響を低減させる。
ラーを構成し、これは信号S3に関連する制御信号r3
を発生する。このために、トランジスタT29の第1主
電極は抵抗R35を介して給電端子Vggに結合させ、
その第2主電極は端子19に、制御電極はトランジスタ
T19の第2主電極およびトランジスタT28の第2主
電極と制御電極との相互接続点にそれぞれ結合させ、ト
ランジスタT28の第1主電極は抵抗R34を介してト
ランジスタT18の第1主電極に結合させる。第6図に
おける第3手段M3は第4図に示した回路に相当する回
路を具えている。完全な増幅回路では、第3手段M3を
第4図に示すような回路の少なくとも2つで構成すべき
であり、また第2増幅器A2および第2手段M2の双方
は第1増幅器AIおよび第1手段Mlとそれぞれほぼ同
一構成とする。追加のトランジスタT27はトランジス
タTlおよびT2を経て流れる電流における供給電圧の
変動の影響を低減させる。
追加の電流ミラー(T28. T29)によって発生さ
れる制御信号「3はトランジスタPT2によって負荷に
供給される電流量を直接制定し、この制御信号は過負荷
の場合にしきい値回路を経て保護手段Bを駆動させる。
れる制御信号「3はトランジスタPT2によって負荷に
供給される電流量を直接制定し、この制御信号は過負荷
の場合にしきい値回路を経て保護手段Bを駆動させる。
従って、制御信号r3は過剰電流に対して増幅器および
負荷の双方を保護する。増幅回路の残りの部分に対する
作動は前記各図につき述べたのと同じである。
負荷の双方を保護する。増幅回路の残りの部分に対する
作動は前記各図につき述べたのと同じである。
第7図は本発明による増幅回路の第3例を示すブロック
図であり、ここに前記各図に対応するものには同じ参照
番号を付して示しである。このブロック図はブリッジ増
幅器を表わし、このために2個の増幅器AtおよびA2
の各々も2個の増幅素子を具えている。このブリッジ増
幅器は第1図の増幅器AIおよびA2における手段と同
様な手段により保護することかでき、このブリッジ増幅
器は第5図に示した増幅回路の構成を簡単にしたもので
ある。第1手段Mlは端子7および10を経てそれぞれ
流れる電流ifおよびi4を受信して信号S1を発生す
る。第2手段M2は端子8および9を経てそれぞれ流れ
る電流12およびi3を受信して信号S2を発生する。
図であり、ここに前記各図に対応するものには同じ参照
番号を付して示しである。このブロック図はブリッジ増
幅器を表わし、このために2個の増幅器AtおよびA2
の各々も2個の増幅素子を具えている。このブリッジ増
幅器は第1図の増幅器AIおよびA2における手段と同
様な手段により保護することかでき、このブリッジ増幅
器は第5図に示した増幅回路の構成を簡単にしたもので
ある。第1手段Mlは端子7および10を経てそれぞれ
流れる電流ifおよびi4を受信して信号S1を発生す
る。第2手段M2は端子8および9を経てそれぞれ流れ
る電流12およびi3を受信して信号S2を発生する。
信号Slと32により第3手段M3は制御信号rlを発
生し、この制御信号で端子15および16を経て保護手
段Bを制御する。この第7図の実施例では、端子7とl
Oを互いに結合させて、電流i1およびi4の双方が、
第2図に示した回路に用いられるような抵抗R11に流
れるようにする。端子8および9も互いに結合させて、
電流i2およびi3の双方か第3図に示した回路に用い
られるような抵抗R21を経て流れるようにする。第7
図に示す回路は前述した図面に示す回路と同様に作動す
る。
生し、この制御信号で端子15および16を経て保護手
段Bを制御する。この第7図の実施例では、端子7とl
Oを互いに結合させて、電流i1およびi4の双方が、
第2図に示した回路に用いられるような抵抗R11に流
れるようにする。端子8および9も互いに結合させて、
電流i2およびi3の双方か第3図に示した回路に用い
られるような抵抗R21を経て流れるようにする。第7
図に示す回路は前述した図面に示す回路と同様に作動す
る。
第8図は本発明による完全なるブリッジ増幅回路の実施
例を示し、ここに前述した各図に対応するものには同一
参照番号を付して示しである。この例は第7図に示した
ブロック図に基づくものである。第8図の例では第2増
幅器A2の増幅素子をトランジスタPT2とPT4とで
それぞれ構成し、トランジスタPT2の制御電極は端子
2に、その第1主電極は出力端子6に、第2主電極は端
子8にそれぞれ結合させ、トランジスタPT4の制御電
極は端子4に、第1主電極は端子10に、第2主電極は
出力端子6にそれぞれ結合させる。第1手段Mlは第2
図に示すような回路で構成するが、この場合には第2電
流ミラー(T4. T5. T6)を電流源J5および
J6と置換え、電流源、J5をトランジスタT1の第2
主電極に結合させ、電流源J6をトランジスタT2の第
2主電極に結合させ、この場合にもトランジスタT27
を追加し、トランジスタTlおよびT2の主電極を一組
の抵抗R41,R42およびR43を介して端子IOお
よび給電端子Vddに結合させる。第2手段M2は第3
図に示すような回路を具えているか、この場合には第2
電流ミラー(TIO,Tll、 Tl2)を電流源Jl
lおよびJ12と置換え、電流源Jllをトランジスタ
T7の第2主電極に結合させ、電流源J12をトランジ
スタT8の第2主電極に結合させ、1〜ランジスタT7
およびT8の第1主電極を一組の抵抗R31、R32お
よびR33によって端子9と給電端子Llとの双方にも
結合させる。第3手段M3は第4図に示すような回路で
構成する。本例はブリッジ増幅回路を保護する簡単な方
法を提供するものであるか、この例の作動は前述した各
図につき説明した例のものと何等相違しない。
例を示し、ここに前述した各図に対応するものには同一
参照番号を付して示しである。この例は第7図に示した
ブロック図に基づくものである。第8図の例では第2増
幅器A2の増幅素子をトランジスタPT2とPT4とで
それぞれ構成し、トランジスタPT2の制御電極は端子
2に、その第1主電極は出力端子6に、第2主電極は端
子8にそれぞれ結合させ、トランジスタPT4の制御電
極は端子4に、第1主電極は端子10に、第2主電極は
出力端子6にそれぞれ結合させる。第1手段Mlは第2
図に示すような回路で構成するが、この場合には第2電
流ミラー(T4. T5. T6)を電流源J5および
J6と置換え、電流源、J5をトランジスタT1の第2
主電極に結合させ、電流源J6をトランジスタT2の第
2主電極に結合させ、この場合にもトランジスタT27
を追加し、トランジスタTlおよびT2の主電極を一組
の抵抗R41,R42およびR43を介して端子IOお
よび給電端子Vddに結合させる。第2手段M2は第3
図に示すような回路を具えているか、この場合には第2
電流ミラー(TIO,Tll、 Tl2)を電流源Jl
lおよびJ12と置換え、電流源Jllをトランジスタ
T7の第2主電極に結合させ、電流源J12をトランジ
スタT8の第2主電極に結合させ、1〜ランジスタT7
およびT8の第1主電極を一組の抵抗R31、R32お
よびR33によって端子9と給電端子Llとの双方にも
結合させる。第3手段M3は第4図に示すような回路で
構成する。本例はブリッジ増幅回路を保護する簡単な方
法を提供するものであるか、この例の作動は前述した各
図につき説明した例のものと何等相違しない。
本発明は上述した例のみに限定されるものでなく、幾多
の変更を加え得ること勿論である。例えば、第1手段M
lおよび第2手段M2は種々の方法で構成することかで
き、また第3手段も同様であり、必ずしも極性か反対の
2つの信号を受信するようにする必要はない。しかし、
この場合には可変の関連しきい値で作動し得るしきい値
回路か必要である。
の変更を加え得ること勿論である。例えば、第1手段M
lおよび第2手段M2は種々の方法で構成することかで
き、また第3手段も同様であり、必ずしも極性か反対の
2つの信号を受信するようにする必要はない。しかし、
この場合には可変の関連しきい値で作動し得るしきい値
回路か必要である。
第1図は本発明による増幅回路の第1実施例を示すブロ
ック図; 第2図は本発明による増幅回路用の第1手段の例を示す
回路図; 第3図は本発明による増幅回路用の第2手段の例を示す
回路図; 第4図は本発明による増幅回路用の第3手段の例を示す
回路図; 第5図は本発明による増幅回路の第2実施例を示すブロ
ック図: 第6図は本発明によるブリッジ増幅回路のほぼ鏡対称の
部分を示す回路図; 第7図は本発明による増幅回路の第3実施例を示すブロ
ック図; 第8図は本発明によるブリッジ増幅回路の完全な回路を
示す回路図である。 A1・・・第1増幅器 A2・・・第2増幅器 Ml・・・第1手段 M2・・・第2手段 M3・・・第3手段 B・・・保護手段 1、2.3.4・・・入力信号受信用入力端子5.6・
・・負荷接続用出力端子 Jl、 J2. J3. J5. J6. Jll、
Jl2・・・電流源Vdd+ Vsh・・・給電端子 (T1. T2)、 (T4. T5. T6)、 (
T7. T8)、 (TIO,Tll。 T12)・・・電流ミラー PTl、 PT2. PT3. PT4・・・増幅素子
FIG、8
ック図; 第2図は本発明による増幅回路用の第1手段の例を示す
回路図; 第3図は本発明による増幅回路用の第2手段の例を示す
回路図; 第4図は本発明による増幅回路用の第3手段の例を示す
回路図; 第5図は本発明による増幅回路の第2実施例を示すブロ
ック図: 第6図は本発明によるブリッジ増幅回路のほぼ鏡対称の
部分を示す回路図; 第7図は本発明による増幅回路の第3実施例を示すブロ
ック図; 第8図は本発明によるブリッジ増幅回路の完全な回路を
示す回路図である。 A1・・・第1増幅器 A2・・・第2増幅器 Ml・・・第1手段 M2・・・第2手段 M3・・・第3手段 B・・・保護手段 1、2.3.4・・・入力信号受信用入力端子5.6・
・・負荷接続用出力端子 Jl、 J2. J3. J5. J6. Jll、
Jl2・・・電流源Vdd+ Vsh・・・給電端子 (T1. T2)、 (T4. T5. T6)、 (
T7. T8)、 (TIO,Tll。 T12)・・・電流ミラー PTl、 PT2. PT3. PT4・・・増幅素子
FIG、8
Claims (1)
- 【特許請求の範囲】 1、負荷の第1端子に接続する第1出力端子を有すると
共に該第1出力端子を経て流れる第1負荷電流に関連す
る第1電流を供給するための少なくとも1個の第1トラ
ンジスタを有している第1増幅器と、前記第1電流の目
安となる第1信号を発生する第1手段と、前記負荷の第
2端子に接続する第2出力端子を有すると共に該第2出
力端子を経て流れる第2負荷電流に関連する第2電流を
供給する少なくとも1個の第2トランジスタを有してい
る第2増幅器と、前記第2電流の目安となる第2信号を
発生する第2手段と、前記第1および第2増幅器を保護
するために前記第1および第2負荷電流を制限する保護
手段とを具えている増幅回路において、当該増幅回路に
前記第1信号と第2信号との和の目安となる第1制御信
号を発生し、前記保護手段を制御する働きをする第3手
段も設けたことを特徴とする増幅回路。 2、前記第3手段が前記第1信号を受信する入力端子と
、前記第2信号および前記第1制御信号の双方を供給す
る出力端子とを有している電流ミラーを具えていること
を特徴とする請求項1に記載の増幅回路。 3、前記電流ミラーの入力端子および出力端子を、各々
が制御電極、第1主電極および第2主電極を有している
2個直列に結合させたトランジスタにより互いに結合さ
せ、前記両トランジスタの2つの制御電極を基準電圧受
信用の基準電圧端子に結合させ、前記両トランジスタの
2つの第1主電極を前記第1および第2信号の双方を受
信する第3端子に結合させ、且つ2つの第2主電極を前
記電流ミラーの入力端子と出力端子にそれぞれ結合させ
たことを特徴とする請求項2に記載の増幅回路。 4、前記第1手段が少なくとも2個のトランジスタを具
え、これらの各トランジスタが制御電極、第1主電極お
よび第2主電極を有しており、これらトランジスタの制
御電極を互いに結合させると共に一方の第1主電極に結
合させ、第1主電極の各々を電流源に結合させ、第2主
電極を一対の直列に結合させた抵抗によって互いに結合
させ、一方の第2主電極は少なくとも前記第1電流を受
信する入力端子に結合させ、他方の第2主電極は前記第
1信号を供給する出力端子に結合させ、前記第2手段が
少なくとも2個のトランジスタを具え、これらの各トラ
ンジスタが制御電極、第1主電極および第2主電極を有
しており、これらのトランジスタの制御電極を互いに結
合させると共に一方の第1主電極に結合させ、各第1主
電極を電流源に結合させ、第2主電極を直列に結合させ
た第2の抵抗対によって互いに結合させ、一方の第2主
電極を少なくとも前記第2電流を受信する入力端子に結
合させ、他方の第2主電極を前記第2信号を供給する出
力端子に結合させたことを特徴とする請求項1〜3のい
ずれかに記載の増幅回路。 5、前記第1増幅器に前記第1出力端子を経て流れる第
1負荷電流に関連する第3電流を供給する少なくとも1
個の第3トランジスタも設け、前記第1手段を前記第3
電流の目安となる第3信号も発生すべく適用させ、前記
第2増幅器に前記第2出力端子を経て流れる第2負荷電
流に関連する第4電流を供給する少なくとも1個の第4
トランジスタも設け、前記第2手段を前記第4電流の目
安となる第4信号も発生すべく適用し、前記第3手段を
前記第3と第4信号との和の目安となり、且つ前記保護
手段を制御する働きをする第2制御信号も発生すべく適
用するようにしたことを特徴とする請求項1〜4のいず
れかに記載の増幅回路。 6、前記第3手段を前記第1および第2制御信号をそれ
ぞれ発生するほぼ同一構成の2個のデバイスで構成した
ことを特徴とする請求項5に記載の増幅回路。 7、前記第1手段に、各々が制御電極、第1主電極およ
び第2主電極を有している少なくとも2個のトランジス
タも設け、これらトランジスタの制御電極を互いに結合
させると共に一方の第1主電極に結合させ、各第1主電
極を電流源に結合させ、それぞれの第2主電極を直列結
合させた第3の抵抗対によって互いに結合させ、一方の
第2主電極を前記第3電流を受信するために入力端子に
結合させ、他方の第2主電極を前記第3信号を供給する
出力端子に結合させ、前記第2手段に、各々が制御電極
、第1主電極および第2主電極を有している少なくとも
2個のトランジスタを設け、これらのトランジスタの制
御電極を互いに結合させると共に一方の第1主電極に結
合させ、第1主電極の各々を電流源に結合させ、第2主
電極を直列結合した第4の抵抗対により互いに結合させ
、一方の第2主電極を第4電流を受信すべく入力端子に
結合させ、他方の第2主電極を第4信号を供給する出力
端子に結合させたことを特徴とする請求項5または6の
いずれかに記載の増幅回路。 8、前記第1増幅器に前記第1出力端子を経て流れる第
1負荷電流に関連する第3電流を供給する少なくとも1
個の第3トランジスタも設け、前記第2増幅器に前記第
2出力端子を経て流れる第2負荷電流に関連する第4電
流を供給する少なくとも1個の第4トランジスタも設け
、且つ前記第1信号を前記第1と第4電流との双方の目
安とし、前記第2信号を前記第2と第3電流との双方の
目安とするようにしたことを特徴とする請求項1〜4の
いずれかに記載の増幅回路。 9、前記第1、第2および第3手段の内の少なくとも1
つを、トランジスタを経て流れる電流の1つの目安とな
り、しかも前記保護手段を制御する働きをする少なくと
も1つの他の制御信号を発生すべく適用するようにした
ことを特徴とする請求項1〜8のいずれかに記載の増幅
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8901726 | 1989-07-06 | ||
| NL8901726 | 1989-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345005A true JPH0345005A (ja) | 1991-02-26 |
| JP2966895B2 JP2966895B2 (ja) | 1999-10-25 |
Family
ID=19854979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2175449A Expired - Fee Related JP2966895B2 (ja) | 1989-07-06 | 1990-07-04 | 増幅回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5097225A (ja) |
| EP (1) | EP0406967B1 (ja) |
| JP (1) | JP2966895B2 (ja) |
| KR (1) | KR910003915A (ja) |
| DE (1) | DE69023704T2 (ja) |
| HK (1) | HK170396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100530416B1 (ko) * | 1998-02-23 | 2005-11-22 | 야마모토 고가쿠 가부시키가이샤 | 안경 |
| JP2013157664A (ja) * | 2012-01-26 | 2013-08-15 | Toshiba Corp | 電力増幅装置およびオーディオシステム |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748620B2 (ja) * | 1990-03-16 | 1995-05-24 | 株式会社東芝 | 電子機器装置 |
| DE69212711T2 (de) * | 1991-05-27 | 1997-02-27 | Philips Electronics Nv | Verstäkerschaltung |
| JP3495620B2 (ja) * | 1998-12-04 | 2004-02-09 | パイオニア株式会社 | Btl増幅装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2507741C3 (de) * | 1975-02-22 | 1979-05-17 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Überstromgeschützte, universell verwendbare Transistoranordnung |
| JPS56116313A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Two signal amplifier |
| NL8302197A (nl) * | 1983-06-21 | 1985-01-16 | Philips Nv | Beveiligingsschakeling. |
| NL8400822A (nl) * | 1984-03-15 | 1985-10-01 | Philips Nv | Versterkerschakeling voorzien van beveiligingsschakeling. |
-
1990
- 1990-07-02 EP EP90201757A patent/EP0406967B1/en not_active Expired - Lifetime
- 1990-07-02 DE DE69023704T patent/DE69023704T2/de not_active Expired - Fee Related
- 1990-07-03 US US07/547,740 patent/US5097225A/en not_active Expired - Fee Related
- 1990-07-04 JP JP2175449A patent/JP2966895B2/ja not_active Expired - Fee Related
- 1990-07-04 KR KR1019900010043A patent/KR910003915A/ko not_active Abandoned
-
1996
- 1996-09-12 HK HK170396A patent/HK170396A/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100530416B1 (ko) * | 1998-02-23 | 2005-11-22 | 야마모토 고가쿠 가부시키가이샤 | 안경 |
| JP2013157664A (ja) * | 2012-01-26 | 2013-08-15 | Toshiba Corp | 電力増幅装置およびオーディオシステム |
| US8908886B2 (en) | 2012-01-26 | 2014-12-09 | Kabushiki Kaisha Toshiba | Power amplifying apparatus and audio system |
Also Published As
| Publication number | Publication date |
|---|---|
| HK170396A (en) | 1996-09-20 |
| EP0406967B1 (en) | 1995-11-22 |
| US5097225A (en) | 1992-03-17 |
| KR910003915A (ko) | 1991-02-28 |
| JP2966895B2 (ja) | 1999-10-25 |
| DE69023704D1 (de) | 1996-01-04 |
| EP0406967A1 (en) | 1991-01-09 |
| DE69023704T2 (de) | 1996-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2628694B2 (ja) | 差動増幅器及び差動増幅器を有する電流検出回路 | |
| US4888559A (en) | Correction arrangement for an amplifier | |
| US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
| EP0840442A1 (en) | A two-stage fully differential operational amplifier with efficient common-mode feed back circuit | |
| US20110018621A1 (en) | Current mirror circuit | |
| JPWO2004053507A1 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
| JP3425466B2 (ja) | Cmos増幅器及びその動作方法 | |
| JPH11108786A (ja) | センサ出力補償回路 | |
| JPH0345005A (ja) | 増幅回路 | |
| US6344774B2 (en) | Integrated power amplifier which allows parallel connections | |
| KR970063903A (ko) | 연산증폭기 | |
| KR0168053B1 (ko) | 부하 접속 상태 검출 장치 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| JPS60170320A (ja) | Cmos出力駆動回路 | |
| KR0141591B1 (ko) | 증폭장치 | |
| JP2001091385A (ja) | 断線検出機能付きブリッジセンサ | |
| JP3298804B2 (ja) | 電流出力回路 | |
| JPH05283955A (ja) | 音声信号用増幅器 | |
| JPH10294621A (ja) | 電圧増幅器用入力保護回路 | |
| WO2003012570A1 (fr) | Circuit d'alimentation electrique | |
| JP3063090B2 (ja) | 差動増幅回路 | |
| JP2004088675A (ja) | デジタルオーディオアンプの過負荷保護回路 | |
| JPH06258095A (ja) | 抵抗体センサ駆動回路 | |
| JP2859053B2 (ja) | 演算増幅器 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |