JPH0345099A

JPH0345099A - アナログ遅延回路

Info

Publication number: JPH0345099A
Application number: JP18158789A
Authority: JP
Inventors: Tsuneo Ikoma; 恒雄生駒
Original assignee: Toa Corp
Current assignee: Toa Corp
Priority date: 1989-07-12
Filing date: 1989-07-12
Publication date: 1991-02-26
Anticipated expiration: 2012-11-17
Also published as: JP2676555B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、アナログ遅延回路に関し、特にスピーカシス
テムにおける各ユニットの取付は位置による時間差を補
正するのに用いるのに適したものに関する。

［従来の技術］第５図に示すようなスリーウェイのスピーカシステムで
は、スコーカ２、ツイータ４、ウーハ６のバッフル面は
同しであるため、それぞれの振動板の位置は、同図に示
すように異なっており、スコーカ２とウーハ６との間に
ｔａという時間的な差があり、同様にスコーカ２とツイ
ータ４との間にはｔｂという時間差が生じる。また、ス
コーカ２に中音域の音声信号を供給するために、第６図
に示すようにバイパスフィルタ８及びローパスフィルタ
１０を通した音声信号をスコーカ２に供給しているが、
このフィルタ８．１０により第５図に示すｔｃという遅
延か生じる。このような時間差及びフィルタによる遅延
によって生じる時間軸のずれを合わせるために、即ちス
コーカ２、ツイータ４及びウーハ６から同時同相に音声
信号か拡声されるように、従来、第５図に示すようにウ
ーハ６に供給する低音域の音声信号を抽出するローパス
フィルタｌｌの後段、ツイータ４に供給する高音域の音
声信号を抽出するバイパスフィルタ１２の後段に、それ
ぞれディジタル遅延回路１４．１４を挿入することが行
なわれていた。なお、１６．１６．１６は、スコーカ２
、ツイータ４、ウーハ６にそれぞれ供給する音声信号を
増幅する増幅器である。

［発明か解決しようとする課８］しかし、ディジタル遅延回路１４．１４は、現在では１
６ビツト構成のものが主流であり、構成部品の数も多く
、構成が複雑である上に、理論」二のＳ／Ｎ比が９８ｄ
Ｂ程度しかないという問題点があった。

また、ディジタル遅延の場合、音声信号帯域とサンプリ
ング周波数帯域とを分離するために、Ａ／Ｄ変換時及び
Ｄ／Ａ変換時に急峻にカットするフィルタか必要である
。このフィルタには高次（多段）のフィルタが使用され
ている。高次フィルタになればなるほど、位相の回転や
遅延信号の暴れか発生しやすくなり、音質が劣化すると
いう問題点もあった。

本発明は上記の各問題点を解決したアナログ遅延回路を
提供することを目的とする。

［課題を解決するための手段］上記の目的を達成するために、本発明は、制御信号か供
給されている期間にわたって入力された入力信号を遮断
または減衰させるアッテネータと、上記入力信号の先頭
エツジを検出し検出信号を生成するエツジ検出手段と、
上記検出信号に応動して所定期間にわたって上記制御信
号を発生する制御信号発生手段とを、具備するものであ
る。

［作用］本発明によれば、入力信号が供給されると、エツジ検出
手段によって先頭エツジか検出され、検出信号か発生さ
れ、これに応動して制御信号発生手段が制御信号を所定
の期間にわたって発生し、アッテネータが入力信号を減
衰または遮断する。

即ち、入力信号の先頭部分から所定期間にわたって入力
信号が遮断または減衰され、入力信号を所定期間遅延し
たのと同等の効果が得られる。

［実施例］第１図は、スピーカシステムのツイータ４に供給する高
音域の音声信号を遅延させるために、この発明による遅
延回路１８を実施したもので、この遅延回路１８は、高
音域の音声信号を抽出するためのアナログバイパスフィ
ルタ１２と、この高音域の音声信号を増幅する増幅器１
６との間に、設けられている。

この遅延回路１８は、第２図（ａ）に示すようなアナロ
グバイパスフィルタ１２の出力を入力して、同図（ｂ）
に示すようにその先頭エツジを検出した信号を発生する
エツジ検出回路２０を有している。このエツジ検出信号
は、制御信号発生回路２２に供給され、制御信号発生回
路２２は第２図（Ｃ）に示すように制御信号を所定期間
発生する。この制御信号はアッテネータ２４に供給され
、このアッテネータ２４は、アナログバイパスフィルタ
１２からアナログ遅延回路２３を介して供給された高音
域の音声信号を制御信号が供給されている期間中、第２
図（ｄ）に示すように遮断または減衰させる。なお、ア
ナログ遅延回路２３を設けているのは、エツジ検出回路
２０及び制御信号発生回路２２によって制御信号を発生
させた際に生じた遅延を補償して、制御信号の発生時期
に高音域の音声信号の先頭部分がアッテネータ２４に供
給されるようにするためである。

例えば、高音域の音声信号の先頭部分を遮断または減衰
させる時間は０．７ｍ秒とすることかてきる。通常、音
楽信号の場合、短くても数十諺秒の継続時間かあるので
、遮断または減衰させているのは、短い音楽信号の端々
１／１００程度であるので、聴感上は識別不能であり、
影響はなく、実用上音質劣化等の問題も生じず、高音域
の音声信号を０．７ｓ秒遅延させたのと等価となる。

第３図はエツジ検出回路２０と制御信号発生回路２２の
詳細なブロック図で、エツジ検出回路２０は、アナログ
フィルタ１２からの高音域の音声信号を電圧制御増幅器
２５で増幅し、その増幅出力を整流回路２６にて整流す
る。この整流出力は、時定数回路２８によって平滑化さ
れ、コントロール回路３０に供給される。このコントロ
ール回路３０は、電圧制御ユｒ増幅器の利得を時定数回路２８からの平滑化信号に基づ
いて制御して、電圧制御増幅器２５から常に一定レベル
の高音域信号が整流回路２６に供給されるようにする。

このように高音域信号を自動利得制御しているのは、エ
ツジ検出レベルの範囲を広げるためである。

この整流回路２６の整流出力は１時定数回路３２に供給
されて平滑化され、比較回路３４に供給される。この比
較回路３４には、整流回路２６の整流出力も直接に供給
されている。一般に、高音域信号、特に音楽信号は、そ
の立上り時間が非常に短いので、例えば０．２乃至０．
３ｍ秒であるので、時定数回路３２の出力は、高音域信
号が立上っても、即ち、先頭エツジ部分が立上っても、
それに速やかに追従することができず、高音域信号のレ
ベルが時定数回路３２の出力よりも大きくなり、第４図
（ａ）に示すように、比較回路３４が出力（エツジ検出
信号）を発生する。やがて、時定数回路３２の出力も上
昇し、高音域信号と時定数回路３２の出力とが等しくな
り、比較回路３４の出力は消失する。従って、高音域信
号の先頭エツジを検出することができる。

エツジ検出回路２０の比較回路３４が発生したエツジ検
出信号は、制御信号発生回路２２の平滑回路３６によっ
て第４図（ｂ）に示すように平滑化され、波形整形回路
３８に供給される。この波形整形回路３８は第４図（ｂ
）に示す閾値レベル７８以上に平滑化信号かなったとき
同図（ｃ）に示すように立上り、閾値レベルＴｌ＋以下
に平滑化信号かなったときに立下るパルス信号を発生す
る。

このパルス信号は、例えばワンショットマルチバイブレ
ータで構成されたパルス発生回路４０に供給される。こ
のパルス発生回路４０は、波形整形回路３８からのパル
ス信号の立上りに応動して、例えば１００＋ｓ秒の期間
にわたって第４図（ｄ）に示すようにパルス信号を発生
する。このパルス信号は、例えばワンショットマルチバ
イブレータて構成されたパルス発生回路４２に供給され
る。このパルス発生回路４２は、パルス発生回路４０か
らのパルス信号の立上りに応動して例えば０．７＋ｗ秒
の期間にわたってパルス信号を発生する。このパルス信
号かアッテネータ２４に制御信号として供給される。従
って、パルス発生回路４２のパルス発生期間を調整する
ことによって遅延時間を調整することかできる。なお、
パルス発生回路４０を設けているのは、短い間隔で繰返
し高音域信号が供給される場合には、一番最初だけ遅延
させ、それ以後には遅延させないためである。即ち、パ
ルス発生回路４０がパルス信号を発生している期間に比
較回路３４かエツジ検出信号を発生して、波形整形回路
３８がパルス信号を発生しても、パルス発生回路４０は
既にパルス信号を発生しているので、新たにパルス信号
が立上ることはないので、パルス発生回路４２はパルス
信号を発生せず、アッテネータ２４は高音域信号を減衰
または遮断させずに、通過させる。

上記の実施例では、ツイータに供給する高音域信号を遅
延させる場合について説明したが、ウーハに供給する低
音域信号を遅延させる場合にも、この遅延回路を使用す
ることがてきる。また、上記の実施例では、パルス発生
回路４０がパルス信号を発生する期間を１０ｈ秒とした
が、この期間の長さは状況に応して任意に変更すること
ができる。

［発明の効果］以上のように１本発明によれば、音声信号の先頭エツジ
を検出し、これに応動して先頭部から音声信号の先頭か
ら所定時間にわたって音声信号を遮断または減衰させて
いるので、音声信号を先頭から所定時間にわたって遅延
させたのと等価となる。しかも、このような遅延をさせ
る際し、全てアナログ素子のみで構成しているので、Ｓ
／Ｎ比か劣化することはなく、時間補正をすることがて
きる。ちなみに、上記の実施例では１１０ｄＢ余りのＳ
／Ｎ比が得られた。また、従来のディジタル遅延回路の
ような高次フィルタによる位相の回転や遅延の暴れ現象
が生じないので、再生音質が劣化することもない。しか
も、回路構成か簡単であり、安価に製造することができ
る。

【図面の簡単な説明】

第１図は本発明による遅延回路の一実施例のブロック図
、第２図は第１図の回路の各部の波形図、第３図は第１
図の遅延回路の要部の詳細なブロック図、第４図は第３
図の回路の各部の波形図、第５図はスピーカシステムの
配置図、第６図は従来のスピーカシステムのブロック図
である。２０・・・・エツジ検出回路、２２・・・・制御信号発
生回路、２４・・・・アッテネータ。第１ − Ｍ２　　図第３図２３１’１４図

Claims

【特許請求の範囲】

（１）制御信号が供給されている期間にわたって入力さ
れた入力信号を遮断または減衰させるアッテネータと、
上記入力信号の先頭エッジを検出し検出信号を生成する
エッジ検出手段と、上記検出信号に応動して所定期間に
わたって上記制御信号を発生する制御信号発生手段とを
、具備するアナログ遅延回路。