JPH034536A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH034536A JPH034536A JP13952789A JP13952789A JPH034536A JP H034536 A JPH034536 A JP H034536A JP 13952789 A JP13952789 A JP 13952789A JP 13952789 A JP13952789 A JP 13952789A JP H034536 A JPH034536 A JP H034536A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wirings
- photoresist
- resist
- sio2 film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 239000002184 metal Substances 0.000 description 25
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に凸状パター
ンの平坦化方法に関する。
ンの平坦化方法に関する。
半導体基板上に形成された配線等の凸状パターンによる
凹凸を絶縁膜等により平坦化した後、この絶縁膜をエッ
チバックして凸パターンの上部を露出させる所謂平坦化
頭出し技術は、ショトキ−ゲート形電界効果トランジス
タの高抵抗なゲート配線上に低抵抗配線を重ね合わせる
工程や、リフトオフ方法により形成された配線金属のう
ち微細な絶縁膜パターン上に残された不要な部分を除去
する工程やスルーホール工程を含まない眉間の相互配線
等に広く用いられている。
凹凸を絶縁膜等により平坦化した後、この絶縁膜をエッ
チバックして凸パターンの上部を露出させる所謂平坦化
頭出し技術は、ショトキ−ゲート形電界効果トランジス
タの高抵抗なゲート配線上に低抵抗配線を重ね合わせる
工程や、リフトオフ方法により形成された配線金属のう
ち微細な絶縁膜パターン上に残された不要な部分を除去
する工程やスルーホール工程を含まない眉間の相互配線
等に広く用いられている。
従来この平坦化頭出しの平坦化に用いる膜はフォトレジ
ストやＳＯＧ等の塗布膜が用いられて来た。
ストやＳＯＧ等の塗布膜が用いられて来た。
しかしながら従来の平坦化方法においては、この塗布膜
の性質上、基板表面に凹凸があり頭出ししようとする凸
状パターンがこの凹凸に跨って形成されている場合には
適用できなかっな。即ち高い段の上に形成された凸状パ
ターンの上部を覆う塗布膜の厚さは、低い段の上に形成
されている凸状パターンの上部に比べ薄くなる為、エッ
チバックの除頭出しが完了する時点が場所によって異な
ってくる。第３図はこの様子を示したものである。
の性質上、基板表面に凹凸があり頭出ししようとする凸
状パターンがこの凹凸に跨って形成されている場合には
適用できなかっな。即ち高い段の上に形成された凸状パ
ターンの上部を覆う塗布膜の厚さは、低い段の上に形成
されている凸状パターンの上部に比べ薄くなる為、エッ
チバックの除頭出しが完了する時点が場所によって異な
ってくる。第３図はこの様子を示したものである。
すなわち、第３図（ａ）のように、表面に段差のある半
導体基板１の上の各段に金属配線２が形成されていると
きに、これらの金属配線２の頭出しを行なう場合第３図
（ｂ）に示すように、絶縁性塗布膜１０は低い段の上に
は厚く高い段の上には薄く形成される。
導体基板１の上の各段に金属配線２が形成されていると
きに、これらの金属配線２の頭出しを行なう場合第３図
（ｂ）に示すように、絶縁性塗布膜１０は低い段の上に
は厚く高い段の上には薄く形成される。
従ってこの状態から絶縁性塗布膜１０をエッチバックし
ていくと、第３図（Ｃ）に示すように、より低い段に形
成されている金属配線の頭出しが完了する前により高い
段に形成されちる金属配線の周囲の絶縁性塗布膜１０が
完全に除去され、半導体基板１の表面が露出してしまう
。このなめ従来の平坦化頭出し技術は、頭出ししようと
する凸状パターンが平坦な表面状態の上に形成されてい
る場合に限られるという欠点があった。
ていくと、第３図（Ｃ）に示すように、より低い段に形
成されている金属配線の頭出しが完了する前により高い
段に形成されちる金属配線の周囲の絶縁性塗布膜１０が
完全に除去され、半導体基板１の表面が露出してしまう
。このなめ従来の平坦化頭出し技術は、頭出ししようと
する凸状パターンが平坦な表面状態の上に形成されてい
る場合に限られるという欠点があった。
上述した従来の平坦化頭出し技術が塗布膜の性質状平坦
な表面状態の上に形成された凸状パターンにしか適用で
きなかったのに対し、本発明は塗布膜を用いず、ＣＶＤ
成長膜のステップカバレッジの良好な性質を利用するこ
とにより、表面が平坦な場合は勿論、表面に凹凸を有す
る半導体基板状に形成された凸状パターンに対しても適
用できるという相違点を有する。
な表面状態の上に形成された凸状パターンにしか適用で
きなかったのに対し、本発明は塗布膜を用いず、ＣＶＤ
成長膜のステップカバレッジの良好な性質を利用するこ
とにより、表面が平坦な場合は勿論、表面に凹凸を有す
る半導体基板状に形成された凸状パターンに対しても適
用できるという相違点を有する。
また、従来の平坦化頭出しの技術は、半導体基板上の全
ての凸パターンに対して頭出しが成されるのに対し、本
発明はフォトレジストのバターニングにより、頭出しの
必要な凸パターンのみを選択的に頭出しすることができ
るという相違点を有する。
ての凸パターンに対して頭出しが成されるのに対し、本
発明はフォトレジストのバターニングにより、頭出しの
必要な凸パターンのみを選択的に頭出しすることができ
るという相違点を有する。
本発明の半導体装置の製造方法は、表面に凸状パターン
が形成されている半導体基板上全面にＣＶＤ法により絶
縁膜を成長させる工程と、全面にレジストを塗布したの
ちバターニングし前記凸状パターンのうち所望の凸状パ
ターンの上部に開口部を形成する工程と、このバターニ
ングされたレジストをマスクとして所望の凸状パターン
周辺の前記絶縁膜をウェットエツチング法により除去す
る工程と、前記レジストを除去したのち再度全面にＣＶ
Ｄ法による絶縁膜を成長する工程と、この絶縁膜をエッ
チバックすることにより前記所望の凸状パターンの上部
を露出させる工程とを含んで構成される。
が形成されている半導体基板上全面にＣＶＤ法により絶
縁膜を成長させる工程と、全面にレジストを塗布したの
ちバターニングし前記凸状パターンのうち所望の凸状パ
ターンの上部に開口部を形成する工程と、このバターニ
ングされたレジストをマスクとして所望の凸状パターン
周辺の前記絶縁膜をウェットエツチング法により除去す
る工程と、前記レジストを除去したのち再度全面にＣＶ
Ｄ法による絶縁膜を成長する工程と、この絶縁膜をエッ
チバックすることにより前記所望の凸状パターンの上部
を露出させる工程とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図＜ａ）〜（ｅ）は本発明の第１の実施例を説明す
る為の工程順に示した半導体チップの断面図である。
る為の工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、表面に段差を有する半導体
基板１の上の各段に金属配線２が形成されている場合に
これらの配線の頭出しを行なう場合について説明する。
基板１の上の各段に金属配線２が形成されている場合に
これらの配線の頭出しを行なう場合について説明する。
まず第１図（ｂ）に示すように、全面にＣＶＤ法による
５ｉ０２Ｊｌ１３を金属配線２と同じ厚さで成長させる
。
５ｉ０２Ｊｌ１３を金属配線２と同じ厚さで成長させる
。
次に第１図（ｃ）に示すようにフォトレジスト４を塗布
したのちバターニングし、金属配線２の上部に開口部５
を形成する９次でこのフォトレジストパターンをマスク
として開口部５下の５ｉ０２膜３をＨＦ系のウェットエ
ツチング液によりエツチングして除去する。このときの
フォトレジストをパターンニングする際のマスクパター
ンは、例えば金属配線２を加工する為に用いたマスクの
明暗を反転させたパターンを用いるーこのパターンを用
いてもウェットエツチングの際のサイドエツチングによ
り、金属配線２の周辺の５ｉ０２膜３は除去される為、
フォトレジスト４を除去した後は金属配線２と５ｉ０２
膜３との間に講ができたような状態になる。このフォト
レジストのパターンニングの際の目合せ精度は通常のプ
ロセスで用いられる標準的な精度で充分であり特別高い
精度は必要でない。また焦点ずれによるフォトレジスト
のダレも問題にならない。少なくとも金属配線２の上部
が開口されていれば充分である。
したのちバターニングし、金属配線２の上部に開口部５
を形成する９次でこのフォトレジストパターンをマスク
として開口部５下の５ｉ０２膜３をＨＦ系のウェットエ
ツチング液によりエツチングして除去する。このときの
フォトレジストをパターンニングする際のマスクパター
ンは、例えば金属配線２を加工する為に用いたマスクの
明暗を反転させたパターンを用いるーこのパターンを用
いてもウェットエツチングの際のサイドエツチングによ
り、金属配線２の周辺の５ｉ０２膜３は除去される為、
フォトレジスト４を除去した後は金属配線２と５ｉ０２
膜３との間に講ができたような状態になる。このフォト
レジストのパターンニングの際の目合せ精度は通常のプ
ロセスで用いられる標準的な精度で充分であり特別高い
精度は必要でない。また焦点ずれによるフォトレジスト
のダレも問題にならない。少なくとも金属配線２の上部
が開口されていれば充分である。
次に第１図（ｄ）に示すように、フォトレジスト４を除
去した後、再度ＣＶＤ法による５ｉ０２膜５を成長させ
る。このＳ ｉ ０２膜５は金属配線２と５ｉ０２膜３
との間の溝を埋め込むように成長する為、ある程度の厚
さ以上に成長すると、この溝による表面の凹凸はほとん
ど目立たなくなる。そこでこの状態から５ｉ０２膜をＣ
Ｆ４系のガスを用いたドライエツチングによりエッチバ
ックしていくと第１図（ｅ）に示すように、各段の金属
配線はほぼ同時に頭出しされる。
去した後、再度ＣＶＤ法による５ｉ０２膜５を成長させ
る。このＳ ｉ ０２膜５は金属配線２と５ｉ０２膜３
との間の溝を埋め込むように成長する為、ある程度の厚
さ以上に成長すると、この溝による表面の凹凸はほとん
ど目立たなくなる。そこでこの状態から５ｉ０２膜をＣ
Ｆ４系のガスを用いたドライエツチングによりエッチバ
ックしていくと第１図（ｅ）に示すように、各段の金属
配線はほぼ同時に頭出しされる。
尚、金属配線の中で頭出しが不要か又は、頭出しをする
と後の工程で不都合が生じるような配線パターンが含ま
れている場合は、第１図（Ｃ）におけるフォトレジスト
４のパターンニングの際、その配線パターンの上部が開
口されないようにマスクパターンを修正しておけばよく
、頭出しの必要な配線パターンのみを選択的に頭出しす
ること°も可能である。
と後の工程で不都合が生じるような配線パターンが含ま
れている場合は、第１図（Ｃ）におけるフォトレジスト
４のパターンニングの際、その配線パターンの上部が開
口されないようにマスクパターンを修正しておけばよく
、頭出しの必要な配線パターンのみを選択的に頭出しす
ること°も可能である。
第２図は本発明の第２の実施例を説明する為の工程順に
示した半導体チップの縦断面図である。
示した半導体チップの縦断面図である。
平坦化頭出しは金属配線の頭出し以外に凸部に付着した
不要な金属を除去する為に用いられることもある。第２
図（ａ）はりフトオフ法により金属配線７Ａを形成した
直後の状態を示している。
不要な金属を除去する為に用いられることもある。第２
図（ａ）はりフトオフ法により金属配線７Ａを形成した
直後の状態を示している。
半導体基板１の上には予め微細なＳ ｉ ０２パターン
６が形成されており、この上部の金属７はリフトオフの
際のレジストパターンでは目合せ精度上除去することが
困難な為、リフトオフのレジストパターンはこの５ｉ０
２パターン６の上部にも配線金属が付着するようになっ
ている。第２の実施例はこの５ｉ０２パターン６の上の
配線金属７を除去する為の頭出しの例である。
６が形成されており、この上部の金属７はリフトオフの
際のレジストパターンでは目合せ精度上除去することが
困難な為、リフトオフのレジストパターンはこの５ｉ０
２パターン６の上部にも配線金属が付着するようになっ
ている。第２の実施例はこの５ｉ０２パターン６の上の
配線金属７を除去する為の頭出しの例である。
第２図（ｂ）に示すように第１の実施例と同様、ＣＶＤ
法によるＳｉＮ膜８を全面に成長させる。但しここでは
凸パターンが５ｉ０２で形成されている為５ｉ０２・に
対し選択的に除去することが可能なＳｉＮ膜８を用いる
。
法によるＳｉＮ膜８を全面に成長させる。但しここでは
凸パターンが５ｉ０２で形成されている為５ｉ０２・に
対し選択的に除去することが可能なＳｉＮ膜８を用いる
。
次に第２図（ｃ）に示すように、第１の実施例と同様に
、凸パターン部を除く領域をフォトレジスト４で覆い１
８０°Ｃ程度に加熱されたＨ３ＰＯ４により凸パターン
周辺のＳｉＮ膜８を除去する。
、凸パターン部を除く領域をフォトレジスト４で覆い１
８０°Ｃ程度に加熱されたＨ３ＰＯ４により凸パターン
周辺のＳｉＮ膜８を除去する。
更に第２図（ｅ）に示すように、フォトレジスト４の除
去、ＳｉＮ膜９の成長、ＳｉＮ膜９のエッチバックを行
なって、凸パターンの頭出しが完了する。この状態で、
金属配線７ＡはＳｉＮ膜８により保護されており、凸パ
ターン上部の配線金属７のみをウェットエツチング又は
ドライエツチングにより除去することができる。
去、ＳｉＮ膜９の成長、ＳｉＮ膜９のエッチバックを行
なって、凸パターンの頭出しが完了する。この状態で、
金属配線７ＡはＳｉＮ膜８により保護されており、凸パ
ターン上部の配線金属７のみをウェットエツチング又は
ドライエツチングにより除去することができる。
以上説明したように本発明によれば、半導体基板上の凹
凸段差の有無に係わらずその基板上に形成された凸パタ
ーン全体を同時に頭出しすることが出来る効果がある。
凸段差の有無に係わらずその基板上に形成された凸パタ
ーン全体を同時に頭出しすることが出来る効果がある。
またフォトレジストのパターンニングにより、頭出しの
必要な凸パターンのみを選択的に頭出しすることができ
る効果もある。
必要な凸パターンのみを選択的に頭出しすることができ
る効果もある。
第１図（ａ）〜（ｅ）及び第２図（ａ）〜（ｅ）は本発
明の第１及び第２の実施例を説明する為の工程順に示し
た半導体チップの断面図、第３図（ａ）〜（ｃ）は従来
例を説明するための半導体チップの断面図である。 １・・・半導体基板、２・・・金属配線、３，３Ａ・・
・Ｓ ｉ ０２膜、４・・・フォトレジスト、５・・・
開口部、６・・・Ｓ ｉ ０２パターン、７・・・配線
金属、７Ａ・・・金属配線、８．９・・・ＳｉＮ膜、１
０・・・絶縁性塗布膜。
明の第１及び第２の実施例を説明する為の工程順に示し
た半導体チップの断面図、第３図（ａ）〜（ｃ）は従来
例を説明するための半導体チップの断面図である。 １・・・半導体基板、２・・・金属配線、３，３Ａ・・
・Ｓ ｉ ０２膜、４・・・フォトレジスト、５・・・
開口部、６・・・Ｓ ｉ ０２パターン、７・・・配線
金属、７Ａ・・・金属配線、８．９・・・ＳｉＮ膜、１
０・・・絶縁性塗布膜。
Claims (1)
- 表面に凸状パターンが形成されている半導体基板上全面
にＣＶＤ法により絶縁膜を成長させる工程と、全面にレ
ジストを塗布したのちパターニングし前記凸状パターン
のうち所望の凸状パターンの上部に開口部を形成する工
程と、このパターニングされたレジストをマスクとして
所望の凸状パターン周辺の前記絶縁膜をウェットエッチ
ング法により除去する工程と、前記レジストを除去した
のち再度全面にＣＶＤ法による絶縁膜を成長する工程と
、この絶縁膜をエッチバックすることにより前記所望の
凸状パターンの上部を露出させる工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13952789A JP2808674B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13952789A JP2808674B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH034536A true JPH034536A (ja) | 1991-01-10 |
| JP2808674B2 JP2808674B2 (ja) | 1998-10-08 |
Family
ID=15247363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13952789A Expired - Lifetime JP2808674B2 (ja) | 1989-05-31 | 1989-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808674B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100271035B1 (ko) * | 1997-07-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법(liquid crystal display and method for manufacturing the same) |
| US6335781B2 (en) | 1998-12-17 | 2002-01-01 | Lg Electronics, Inc. | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer |
| CN111211151A (zh) * | 2020-01-13 | 2020-05-29 | 云谷（固安）科技有限公司 | 一种功能槽制作方法、显示面板及其制作方法 |
-
1989
- 1989-05-31 JP JP13952789A patent/JP2808674B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100271035B1 (ko) * | 1997-07-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법(liquid crystal display and method for manufacturing the same) |
| US6335781B2 (en) | 1998-12-17 | 2002-01-01 | Lg Electronics, Inc. | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer |
| US6411356B1 (en) | 1998-12-17 | 2002-06-25 | Lg Philips Lcd Co., Ltd. | Liquid crystal display device with an organic insulating layer having a uniform undamaged surface |
| CN111211151A (zh) * | 2020-01-13 | 2020-05-29 | 云谷（固安）科技有限公司 | 一种功能槽制作方法、显示面板及其制作方法 |
| CN111211151B (zh) * | 2020-01-13 | 2022-12-02 | 云谷（固安）科技有限公司 | 一种功能槽制作方法、显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2808674B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| JPH034536A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| KR100291412B1 (ko) | 포토레지스트도포방법 | |
| KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
| KR19980054458A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH0294623A (ja) | 半導体装置の製造方法 | |
| JPS6395648A (ja) | 半導体装置の製造方法 | |
| JPH0330332A (ja) | パターン形成方法 | |
| JPS63287033A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH02101743A (ja) | アライメントパターン形成方法 | |
| JPH0684897A (ja) | 半導体装置の製造方法 | |
| JPS59184531A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPH0574759A (ja) | 半導体装置の製造方法 |