JPS6184033A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6184033A JPS6184033A JP20590984A JP20590984A JPS6184033A JP S6184033 A JPS6184033 A JP S6184033A JP 20590984 A JP20590984 A JP 20590984A JP 20590984 A JP20590984 A JP 20590984A JP S6184033 A JPS6184033 A JP S6184033A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 8
- 239000012808 vapor phase Substances 0.000 claims abstract description 5
- 238000001020 plasma etching Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 33
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野ｊ
本発明は半導体装置の製造方法に関し、特に多層配線拷
造の改良された半導体装置の製造方法に関する。
造の改良された半導体装置の製造方法に関する。
〔従来の技術」
従来、多層配線構造金有する半導体装置において、半導
体基板上の第一の配線と第二の配線を結ぶスルーホール
を形成するには、第２図に示すように、半導体基板７上
に形成された絶縁層８上に＠１の配線３全形成し、次に
半導体基板上全面に層間絶縁膜４を形成し、シリカフィ
ルム塗布等により段部をなめらかにした後、ホトレジス
トをマスクとしてウェット又はドライプロセスにより層
間絶縁膜の一部を除去して行っていた。第１図において
６は第二の配線、７はカバー膜、９はスルーホールであ
る。
体基板上の第一の配線と第二の配線を結ぶスルーホール
を形成するには、第２図に示すように、半導体基板７上
に形成された絶縁層８上に＠１の配線３全形成し、次に
半導体基板上全面に層間絶縁膜４を形成し、シリカフィ
ルム塗布等により段部をなめらかにした後、ホトレジス
トをマスクとしてウェット又はドライプロセスにより層
間絶縁膜の一部を除去して行っていた。第１図において
６は第二の配線、７はカバー膜、９はスルーホールであ
る。
〔発明が解決しようとする問題点Ｊ
上述した従来の半導体装置の多層配線では、第一の配線
と第二の配線の配線間容量を小さくするため、層間絶縁
膜の膜厚は厚くする必要があり、第２図に示すようにス
ルーホール部の段差が大きくなり、第二の配線がスルー
ホール部で切れるという問題点があった。この発明は上
記問題点に着目してなされたもので、配線間容量を小さ
く保ちつつ、先に述べたスルーホール部の段差を小さく
した半導体装置及びその製造方法を提供することを目的
とする。
と第二の配線の配線間容量を小さくするため、層間絶縁
膜の膜厚は厚くする必要があり、第２図に示すようにス
ルーホール部の段差が大きくなり、第二の配線がスルー
ホール部で切れるという問題点があった。この発明は上
記問題点に着目してなされたもので、配線間容量を小さ
く保ちつつ、先に述べたスルーホール部の段差を小さく
した半導体装置及びその製造方法を提供することを目的
とする。
〔問題点を解決するための手段］
本発明の第一の発明の半導体装置は、半導体基板上の絶
縁層上に第一の配線が形成され層間絶縁膜全弁して第二
の配線が形成され算−１早二の配線が層間絶縁膜に形成
されたスルーホールで接続されている多層配線を有する
半導体装置において、前記第一の２課下絶縁層は前記ス
ルーホール領域のみ凸形台形を有し、算−１第二配線間
の層間絶縁膜の表面は前記凸形台形の絶縁層上でも他と
平坦であり、スルーホール部層間絶縁膜の厚さは他より
薄くなっていることを特徴として構成される。
縁層上に第一の配線が形成され層間絶縁膜全弁して第二
の配線が形成され算−１早二の配線が層間絶縁膜に形成
されたスルーホールで接続されている多層配線を有する
半導体装置において、前記第一の２課下絶縁層は前記ス
ルーホール領域のみ凸形台形を有し、算−１第二配線間
の層間絶縁膜の表面は前記凸形台形の絶縁層上でも他と
平坦であり、スルーホール部層間絶縁膜の厚さは他より
薄くなっていることを特徴として構成される。
ｌた、本発明の第二の発明の半導体装置の製造方法は、
表面に絶縁層の形成きれた半導体基板上に気相成長酸化
膜を形成する工程と、スルーホール形成領域上に形成し
たホトレジスト金除去クとしてテーパーエツチングしス
ルーホール形成領域に凸形台形の気相成長酸化膜を残す
工程と、第一の配線を形成する工程と、層間絶縁膜を形
成する工程と、該層間絶縁膜上全面にホトレジスト又は
シリカフィルムを塗布する工程と、該ホトレジスト又は
シリカフィルムと層間絶縁膜のエツチングレートが等し
くなるような条件下で層間絶縁膜が前記スルーホール形
成領域と他領域でほぼ平坦になる壕でプラズマエツチン
グする工程とを含み、表面が平坦で、かつスルーホール
形成領域のみ薄くされた層間絶縁膜を形成すること全特
徴として構成される。
表面に絶縁層の形成きれた半導体基板上に気相成長酸化
膜を形成する工程と、スルーホール形成領域上に形成し
たホトレジスト金除去クとしてテーパーエツチングしス
ルーホール形成領域に凸形台形の気相成長酸化膜を残す
工程と、第一の配線を形成する工程と、層間絶縁膜を形
成する工程と、該層間絶縁膜上全面にホトレジスト又は
シリカフィルムを塗布する工程と、該ホトレジスト又は
シリカフィルムと層間絶縁膜のエツチングレートが等し
くなるような条件下で層間絶縁膜が前記スルーホール形
成領域と他領域でほぼ平坦になる壕でプラズマエツチン
グする工程とを含み、表面が平坦で、かつスルーホール
形成領域のみ薄くされた層間絶縁膜を形成すること全特
徴として構成される。
〔実施例Ｊ
次に、本発明について、図面を参照して説明する。第１
図（ａ）〜（ｄ）は本発明の一実施例の構造並びに製造
方法を説明するために工程順に示した断面図である。
図（ａ）〜（ｄ）は本発明の一実施例の構造並びに製造
方法を説明するために工程順に示した断面図である。
先ず、第１図（ａ）に示すように、絶縁層８が表面に形
成され、その絶縁層８にはコンタクト孔１０が形成され
ている半導体基板１上に気相成長法によりシリコン酸化
膜２を成長し、ホトレジストをマスクとして弗酸系のエ
ツチング液でシリコン酸化膜２をテーパーエッチし、し
かる後ホトレジスト’を除去し、スルーホール形成領域
に凸形台形のシリコン酸化膜２を残す。この時気相成長
で形成されたシリコン酸化膜は、酸化炉で形成されたシ
リコン酸化膜や、シリコン窒化模に比べてエツチングレ
ートが大きいため、下地への影響は小さい。
成され、その絶縁層８にはコンタクト孔１０が形成され
ている半導体基板１上に気相成長法によりシリコン酸化
膜２を成長し、ホトレジストをマスクとして弗酸系のエ
ツチング液でシリコン酸化膜２をテーパーエッチし、し
かる後ホトレジスト’を除去し、スルーホール形成領域
に凸形台形のシリコン酸化膜２を残す。この時気相成長
で形成されたシリコン酸化膜は、酸化炉で形成されたシ
リコン酸化膜や、シリコン窒化模に比べてエツチングレ
ートが大きいため、下地への影響は小さい。
次に、第１図（ｂｌに示すように、第１の配線３を形成
し、次いで層間絶縁＠４を成長する。さらに層間絶縁膜
４上にホトレジスト５を塗布する。
し、次いで層間絶縁＠４を成長する。さらに層間絶縁膜
４上にホトレジスト５を塗布する。
次に、第１図（Ｃ）に示すように、ホトレジスト５と層
間絶縁膜４のエツチングレートが等しくなるような条件
下でスルーホール部と他の部分の層間絶縁膜がほぼ平坦
になるまでドライエツチングする。しかる後残ったホト
レジスト金除去する。
間絶縁膜４のエツチングレートが等しくなるような条件
下でスルーホール部と他の部分の層間絶縁膜がほぼ平坦
になるまでドライエツチングする。しかる後残ったホト
レジスト金除去する。
次に、算１図（ｄ）に示すように、スルーホール１９を
開口し、第二の配線６ｔｌ−形成し、次いでカバー膜７
を形成すると本実施例の半導体装置は完成する。
開口し、第二の配線６ｔｌ−形成し、次いでカバー膜７
を形成すると本実施例の半導体装置は完成する。
なお、第一の配線厚による段差が大きい場合には、第１
図（ｃ）の状態でシリカフィルム塗布等を併用し平坦化
することも可能である。
図（ｃ）の状態でシリカフィルム塗布等を併用し平坦化
することも可能である。
〔発明の効果」
以上説明したように本発明ではスルーホール部のみの層
間絶縁膜の厚さ金薄くすることができるので、スルーホ
ール形成の際の段差が小さくなり第二配線がスルーホー
ル部で切断することが防げる。またスルーホール部以外
の層間絶縁膜の厚さは従来と同様厚く形成されているの
で配線間容量を小さく保つことができる。又層間絶縁膜
の表面はほぼ平坦に形成されているので段差部の改善と
あわせ配線の信頼性の向上に大きな効果を発揮すること
ができる。
間絶縁膜の厚さ金薄くすることができるので、スルーホ
ール形成の際の段差が小さくなり第二配線がスルーホー
ル部で切断することが防げる。またスルーホール部以外
の層間絶縁膜の厚さは従来と同様厚く形成されているの
で配線間容量を小さく保つことができる。又層間絶縁膜
の表面はほぼ平坦に形成されているので段差部の改善と
あわせ配線の信頼性の向上に大きな効果を発揮すること
ができる。
第１図（ａ）〜（ｄ）は本発明の一実施例の構造並びに
製造方法を説明するために工程順に示した断面図、第２
図は従来の多層線構造を宵する半導体装置の一例の断面
図である。 １・・・・・・半導体基板、２・・・・・・気相成長（
シリコン）酸化膜、３・・・・・・第一の配線、４・・
・・・・層間絶縁膜、５・・・・・・ホトレジスト、６
・・・・・・第二の配線、７・・・・・・カバー膜、８
・・・・・・絶縁層、９．１９・・・・・・スルーホー
ル、１０・・・・・・コンタクト孔。 、ノ゛ｑ、２汗゛ （−１〕 （しン （ダノ 第１回 寮ｚＴｉＪ
製造方法を説明するために工程順に示した断面図、第２
図は従来の多層線構造を宵する半導体装置の一例の断面
図である。 １・・・・・・半導体基板、２・・・・・・気相成長（
シリコン）酸化膜、３・・・・・・第一の配線、４・・
・・・・層間絶縁膜、５・・・・・・ホトレジスト、６
・・・・・・第二の配線、７・・・・・・カバー膜、８
・・・・・・絶縁層、９．１９・・・・・・スルーホー
ル、１０・・・・・・コンタクト孔。 、ノ゛ｑ、２汗゛ （−１〕 （しン （ダノ 第１回 寮ｚＴｉＪ
Claims (2)
- （１）半導体基板上の絶縁層上に第一の配線が形成され
層間絶縁膜を介して第二の配線が形成され第一、第二の
配線が層間絶縁膜に形成されたスルーホールで接続され
ている多層配線を有する半導体装置において、前記第一
の配線下の絶縁層は前記スルーホール領域のみ凸形台形
を有し、第一、第二配線間の層間絶縁膜の表面は前記凸
形台形の絶縁層上でも他と平坦であり、かつスルーホー
ル部層間絶縁膜の厚さは他より薄くなっていることを特
徴とする半導体装置。 - （２）表面に絶縁層の形成された半導体基板上に気相成
長酸化膜を形成する工程と、スルーホール形成領域上に
形成したホトレジストをマスクとしてテーパーエッチン
グしスルーホール形成領域に凸形台形の気相成長酸化膜
を残す工程と、第一の配線を形成する工程と、層間絶縁
膜を形成する工程と、該層間絶縁膜上全面にホトレジス
ト又はシリカフィルムを塗布する工程と、該ホトレジス
ト又はシリカフィルムと層間絶縁膜のエッチングレート
が等しくなるような条件下で層間絶縁膜が前記スルーホ
ール形成領域と他領域でほぼ平坦になるまでプラズマエ
ッチングする工程とを含み、表面が平坦で、かつスルー
ホール形成領域のみ薄くされた層間絶縁膜を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20590984A JPS6184033A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20590984A JPS6184033A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184033A true JPS6184033A (ja) | 1986-04-28 |
Family
ID=16514757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20590984A Pending JPS6184033A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184033A (ja) |
-
1984
- 1984-10-01 JP JP20590984A patent/JPS6184033A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS62118543A (ja) | 半導体集積回路装置 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| JPS61259540A (ja) | 多層配線の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS61193451A (ja) | 半導体装置の製造方法 |