JPS5893330A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5893330A JPS5893330A JP56192237A JP19223781A JPS5893330A JP S5893330 A JPS5893330 A JP S5893330A JP 56192237 A JP56192237 A JP 56192237A JP 19223781 A JP19223781 A JP 19223781A JP S5893330 A JPS5893330 A JP S5893330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- processed
- oxide film
- substrate
- resists
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体装置、特に微細な配線ノ譬ターンを必
要とする半導体装置の製造方法に関する。
要とする半導体装置の製造方法に関する。
発明の技術的背景とその問題点
近時、半導体技術の分野では、各種のリングラフィの開
発により最小寸法が１〔μｍ〕程度の微細加工技術の確
立がはかられている。しかし、被加工物の表面に凹凸等
の段差がある場合、上記した程度の微細加工を行うこと
は困難である。
発により最小寸法が１〔μｍ〕程度の微細加工技術の確
立がはかられている。しかし、被加工物の表面に凹凸等
の段差がある場合、上記した程度の微細加工を行うこと
は困難である。
これは、被加工物表面の段差によシレジストの膜厚不均
一性が゛生じ、との膜厚不均一に起因して解像度の低下
が生じるためである。すなわち、凹陥部や段差の下部等
では適正な露光および現像が困難となシ、これによシ加
工精度が低下するためである。ｔた、被加工物表面から
の乱反射によシ前記解像度が低下すると云う問題もあつ
た。
一性が゛生じ、との膜厚不均一に起因して解像度の低下
が生じるためである。すなわち、凹陥部や段差の下部等
では適正な露光および現像が困難となシ、これによシ加
工精度が低下するためである。ｔた、被加工物表面から
の乱反射によシ前記解像度が低下すると云う問題もあつ
た。
そこで最近、前記レジスト膜厚の不均一性をよび乱反射
の問題を解決するものとして、３層構造方式の微細ノ々
ターン形成方法が提案されている・例えば１Ｊｏｕｒｎ
ａ１社Ｖａｗｔｍ ８ｓｉ＠＋ｕ＊ ａｎｄ〒＠＠ｈｌ
ｏｌｏｇ７１９７９．１６（６）、Ｐ１６３１に詳しく
述べられている。この提案は、段差を有する基板上に設
けられた被加工膜上に有機物質膜をスピンコードすると
共に、この有機物質膜上に無機物質膜およびレジストを
設け、レジストを所望Δり。
の問題を解決するものとして、３層構造方式の微細ノ々
ターン形成方法が提案されている・例えば１Ｊｏｕｒｎ
ａ１社Ｖａｗｔｍ ８ｓｉ＠＋ｕ＊ ａｎｄ〒＠＠ｈｌ
ｏｌｏｇ７１９７９．１６（６）、Ｐ１６３１に詳しく
述べられている。この提案は、段差を有する基板上に設
けられた被加工膜上に有機物質膜をスピンコードすると
共に、この有機物質膜上に無機物質膜およびレジストを
設け、レジストを所望Δり。
−ンに露光現像したのち骸レジストをマスクとして無機
物質膜を選択エツチングし、次いで無機物質膜をマスク
として有機物質膜を選択エツチングし、しかるのち有機
物質膜をマスクとして被加工膜を選択エツチングする方
法である。
物質膜を選択エツチングし、次いで無機物質膜をマスク
として有機物質膜を選択エツチングし、しかるのち有機
物質膜をマスクとして被加工膜を選択エツチングする方
法である。
そして、被加工膜の表面段差の影響をタカ＜シ、レジス
トおよび有機物質膜を精度良くノ々ターニングすること
ができ、これＫよシ被加工膜の加工精度向上をはかシ得
る。
トおよび有機物質膜を精度良くノ々ターニングすること
ができ、これＫよシ被加工膜の加工精度向上をはかシ得
る。
しかしながら、このような方法′では、基板そのものの
表面形状は初期の凹凸の１１微細加工を行うために１例
えば加工精度の高い異方性ドライエツチング技術を用い
て基板の所望領域を選択エツチングするに際し、凹凸の
部分における被加工膜の膜厚の違いによるエツチング残
シ或いは凹凸部分へのポリマ付着に起因するエツチング
異常等が発生し、半導体装置の信頼性や歩留シを著しく
低下させることが明らかとなった。
表面形状は初期の凹凸の１１微細加工を行うために１例
えば加工精度の高い異方性ドライエツチング技術を用い
て基板の所望領域を選択エツチングするに際し、凹凸の
部分における被加工膜の膜厚の違いによるエツチング残
シ或いは凹凸部分へのポリマ付着に起因するエツチング
異常等が発生し、半導体装置の信頼性や歩留シを著しく
低下させることが明らかとなった。
発明の目的
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、被加工膜を形成する前工程にお
いて下地基板を平坦化することによシ′、信頼性の向上
および歩留シ向上をはかシ得る半導体装置の製造方法を
提供することにある。
の目的とするところは、被加工膜を形成する前工程にお
いて下地基板を平坦化することによシ′、信頼性の向上
および歩留シ向上をはかシ得る半導体装置の製造方法を
提供することにある。
発明の概要
本発明は、段差な鍮する下地基板上に第１の絶縁膜を被
着したのち該絶縁膜をエツチングして上記段差の側部の
みに第１の絶縁膜を残存せしめ、次いで上記基板上に第
２の絶縁膜を被着し、この第２の絶縁膜上に被加工族を
被着し、さらにこの被加工膜上にスペーサを設は峡表面
を平滑化し、続いてスペーサ上に所望のレジス′トノ譬
ターンを形成したのち咳Δターンをマスクとして上記ス
ペーサを選択エツチングし、しかるのち上記スペーサを
マスクとして前記被加工族を選択エツチングするように
した方法である。
着したのち該絶縁膜をエツチングして上記段差の側部の
みに第１の絶縁膜を残存せしめ、次いで上記基板上に第
２の絶縁膜を被着し、この第２の絶縁膜上に被加工族を
被着し、さらにこの被加工膜上にスペーサを設は峡表面
を平滑化し、続いてスペーサ上に所望のレジス′トノ譬
ターンを形成したのち咳Δターンをマスクとして上記ス
ペーサを選択エツチングし、しかるのち上記スペーサを
マスクとして前記被加工族を選択エツチングするように
した方法である。
発明の効果
本発明によれば、第１の絶縁膜をエツチングして下地基
板の段差側部（のみ第１０絶縁膜を残存せしめ、この後
第２の絶縁膜を被着することにより、被加工膜の前工程
において被加工膜の下地段差をなめらかにすることがで
きる。したがって、段差部分における被加工膜の膜厚を
略一様なものとすることができ、膜厚の違いｋよるエツ
チング！！）中段差部分へのポリマ付着に起因するエツ
チング異常を防止することができる。つまり、被加工膜
のエツチング加工を容易かつ確実１行うことができ、こ
れによ）信頼性の向上および歩留ル向上をはかシ得る。
板の段差側部（のみ第１０絶縁膜を残存せしめ、この後
第２の絶縁膜を被着することにより、被加工膜の前工程
において被加工膜の下地段差をなめらかにすることがで
きる。したがって、段差部分における被加工膜の膜厚を
略一様なものとすることができ、膜厚の違いｋよるエツ
チング！！）中段差部分へのポリマ付着に起因するエツ
チング異常を防止することができる。つまり、被加工膜
のエツチング加工を容易かつ確実１行うことができ、こ
れによ）信頼性の向上および歩留ル向上をはかシ得る。
発明の実施例
第１図（ａ）〜−）は本発明の一実施例方法に係わるＭ
ＯＢ ）ランジスタ製造工程を示す断面図である。ｔず
、第１図（ａ）に示す如くｐ型シリコン基板１上に周知
の技術を用いてフィールド酸化膜２、ダート酸化膜３、
多結晶シリコンｆ−）４およびソース・ドレイン領域５
＊、５ｂを形成した０次に、第１図伽）に示す如く基板
の主面上全面に気相成長法を用いてシリコン酸化膜（第
１の絶縁膜）６を堆積した。続いて、このシリコン酸化
膜６をドライエツチングし第１図（＠）ｉｃ示す如く多
結晶シリコンｆ−）４の側面、つまシ段差側部にのみ残
存せしめた。これによシ、多結晶シリコン？−）４を形
成したのちの基板表面の急峻なステップは解消される。
ＯＢ ）ランジスタ製造工程を示す断面図である。ｔず
、第１図（ａ）に示す如くｐ型シリコン基板１上に周知
の技術を用いてフィールド酸化膜２、ダート酸化膜３、
多結晶シリコンｆ−）４およびソース・ドレイン領域５
＊、５ｂを形成した０次に、第１図伽）に示す如く基板
の主面上全面に気相成長法を用いてシリコン酸化膜（第
１の絶縁膜）６を堆積した。続いて、このシリコン酸化
膜６をドライエツチングし第１図（＠）ｉｃ示す如く多
結晶シリコンｆ−）４の側面、つまシ段差側部にのみ残
存せしめた。これによシ、多結晶シリコン？−）４を形
成したのちの基板表面の急峻なステップは解消される。
次に、基板表面を洗浄処理したのち、第１図（ｄ） Ｋ
示す如く再び気相成長法を用いてシリコン酸化膜（第２
の絶縁膜）１を堆積した。続いて、シリコン酸化膜１に
コンタクトホールを形成したのち、第１図（＠）Ｋ示す
如く基板全面ＫｈＬ−Ｂｋ合金膜（被加工膜）８を堆積
した。このとき、前記段差部、つまシ多結晶シリコンｒ
−ト４の１１１部上におけるＡｊ−８ｉ合金膜８の膜厚
は、下地シリコン酸化膜７の段差がなめらかなため、略
一様なものとなる。次いで、第１図（ｆ）に示す如（Ａ
Ａ−８１合金膜８上に第１のフォトレジスト（有機物質
膜）９を約２〔μｍ〕の厚さに回転塗布し２００ ［℃
］にて焼きしめたのち、レジスト９上にモリブデンシリ
サイド膜１０を０．１〔μｍ〕ス・々ツタ蒸着法によシ
蒸着した。続いて、モリ′ブデンシリサイド膜１０上に
第２のフォトレジスト１１を回転塗布したのち、光露光
技術を用いて配線ノ４ターン形成のためのレジストノ臂
、ターンを形成した。
示す如く再び気相成長法を用いてシリコン酸化膜（第２
の絶縁膜）１を堆積した。続いて、シリコン酸化膜１に
コンタクトホールを形成したのち、第１図（＠）Ｋ示す
如く基板全面ＫｈＬ−Ｂｋ合金膜（被加工膜）８を堆積
した。このとき、前記段差部、つまシ多結晶シリコンｒ
−ト４の１１１部上におけるＡｊ−８ｉ合金膜８の膜厚
は、下地シリコン酸化膜７の段差がなめらかなため、略
一様なものとなる。次いで、第１図（ｆ）に示す如（Ａ
Ａ−８１合金膜８上に第１のフォトレジスト（有機物質
膜）９を約２〔μｍ〕の厚さに回転塗布し２００ ［℃
］にて焼きしめたのち、レジスト９上にモリブデンシリ
サイド膜１０を０．１〔μｍ〕ス・々ツタ蒸着法によシ
蒸着した。続いて、モリ′ブデンシリサイド膜１０上に
第２のフォトレジスト１１を回転塗布したのち、光露光
技術を用いて配線ノ４ターン形成のためのレジストノ臂
、ターンを形成した。
次に、ドライエツチング法を用い、第１図−）Ｋ示す如
く前記レジスト１１をマスクとしてモリブデンシリサイ
ド膜１０を選：択エツチングし、続いてモリブデンシリ
サイド族１０をマスクとしてレジスト９を選択エツチン
グし、その後レジスト９をマスクとしてｊｋｊ−８１合
金膜８を選択エツチングした。ここで、モリブデンシリ
サイド膜１０のエツチングに使用したガスはＣＦ４と０
２２との混合ガスであシ、真空度は３００ （ｎＴｏｒ
ｒ）、入力電力はｓ ｏ ｏ （ｗ）とした、また、レ
ジスト・１のエツチングに使用したガスは０２ガスであ
〕、真空度は５ （ｎｍＴ＠ｒｒ）、入力電力は２００
（Ｗ）とした拳さらに、ｍ−５ｔ合金膜８のエツチン
グに使用したガスはｃｃｔ４ （ガス分圧１５ ｍＴｏ
ｒｒ）とｃｔ２（２５ｍＴｏｒｒ）との混合ガスであシ
、入力電力は８５ （Ｗ）とした。
く前記レジスト１１をマスクとしてモリブデンシリサイ
ド膜１０を選：択エツチングし、続いてモリブデンシリ
サイド族１０をマスクとしてレジスト９を選択エツチン
グし、その後レジスト９をマスクとしてｊｋｊ−８１合
金膜８を選択エツチングした。ここで、モリブデンシリ
サイド膜１０のエツチングに使用したガスはＣＦ４と０
２２との混合ガスであシ、真空度は３００ （ｎＴｏｒ
ｒ）、入力電力はｓ ｏ ｏ （ｗ）とした、また、レ
ジスト・１のエツチングに使用したガスは０２ガスであ
〕、真空度は５ （ｎｍＴ＠ｒｒ）、入力電力は２００
（Ｗ）とした拳さらに、ｍ−５ｔ合金膜８のエツチン
グに使用したガスはｃｃｔ４ （ガス分圧１５ ｍＴｏ
ｒｒ）とｃｔ２（２５ｍＴｏｒｒ）との混合ガスであシ
、入力電力は８５ （Ｗ）とした。
かくして本実施例方法によれば、多結晶シリコン？−）
４の側部に気相成長法によ多形成したシリコン酸化膜６
を残すことによって、上記側部の急峻なステップが解消
され、次工程におけるコンタクトホール開孔用のレジス
トパターン露光時のノ臂ターン精度の向上をはかシ得る
。
４の側部に気相成長法によ多形成したシリコン酸化膜６
を残すことによって、上記側部の急峻なステップが解消
され、次工程におけるコンタクトホール開孔用のレジス
トパターン露光時のノ臂ターン精度の向上をはかシ得る
。
さらに％ＡＡ−８１合金−８からなる配線パターン形成
工程におけるドライエツチングに際し、ステップ部の膜
厚均一化によシエッチング残シが低減され、３層構造方
式の微細パターン形成方法の使用と相俟って、高密度配
線の形成が歩留り良く実現されることになった。
工程におけるドライエツチングに際し、ステップ部の膜
厚均一化によシエッチング残シが低減され、３層構造方
式の微細パターン形成方法の使用と相俟って、高密度配
線の形成が歩留り良く実現されることになった。
なお、本発明は上述した実施例に限定されるものではな
い、実施例では多結晶シリコンｙ −ト４の側部に残存
させる絶縁膜としてシリコン酸化膜６の単一層の場合を
示したが、この残存させる絶縁膜はシリコン酸化膜単一
層に限るものではなく、例えばシリコン酸化膜上にシリ
コン蟹化膜を被着した２層膜をドライエツチングし、第
２１に示す如くシリコン酸化膜６とシリコン蟹化［２０
との２層膜を残存せしめるようにしてもよい、シリコン
窺化膜２ｏは絶縁用のシリコン酸化Ｍ６にコンタクトホ
ールを形成する際のエツチングにおいて、エツチングガ
ス等を適当に選択するととによシエッチングされ表いよ
うに設定できる０例えば、 ＣＦ４とＨ２との混合ガス
を使用する場合、 ＣＦ４のガス流量に対しＨ２ガス流
量を２倍以上にすること蹟よ〕シリコン窒化Ｍ２０のエ
ッチレートが急激に低下スルので、この領域を使用する
ことができる。このようなエツチングを行えば、側部の
残存膜の保＠ＩＦ−も有効となる。さらに、酸化シリコ
ン膜と多結晶シリコン膜との複合膜を残存膜とする組換
を用いることが可能である。
い、実施例では多結晶シリコンｙ −ト４の側部に残存
させる絶縁膜としてシリコン酸化膜６の単一層の場合を
示したが、この残存させる絶縁膜はシリコン酸化膜単一
層に限るものではなく、例えばシリコン酸化膜上にシリ
コン蟹化膜を被着した２層膜をドライエツチングし、第
２１に示す如くシリコン酸化膜６とシリコン蟹化［２０
との２層膜を残存せしめるようにしてもよい、シリコン
窺化膜２ｏは絶縁用のシリコン酸化Ｍ６にコンタクトホ
ールを形成する際のエツチングにおいて、エツチングガ
ス等を適当に選択するととによシエッチングされ表いよ
うに設定できる０例えば、 ＣＦ４とＨ２との混合ガス
を使用する場合、 ＣＦ４のガス流量に対しＨ２ガス流
量を２倍以上にすること蹟よ〕シリコン窒化Ｍ２０のエ
ッチレートが急激に低下スルので、この領域を使用する
ことができる。このようなエツチングを行えば、側部の
残存膜の保＠ＩＦ−も有効となる。さらに、酸化シリコ
ン膜と多結晶シリコン膜との複合膜を残存膜とする組換
を用いることが可能である。
また、実施例では下地基板の平坦化の例としてトランジ
スタ領域の一断面のみを用いて説明したが、この効果は
例えば多結晶シリコンがフィールド酸化膜上に延長され
たところでの酸化膜上の側部でも同様であ）、また縞３
図に示す如くダイナミックメモリのキャーシタ電極３２
゜３２のニップの平坦化にとっても有効である。
スタ領域の一断面のみを用いて説明したが、この効果は
例えば多結晶シリコンがフィールド酸化膜上に延長され
たところでの酸化膜上の側部でも同様であ）、また縞３
図に示す如くダイナミックメモリのキャーシタ電極３２
゜３２のニップの平坦化にとっても有効である。
また、実施例ではスペーサとしてフォトレジストとモリ
ブデンシリサイドとの２層膜を用いたが、この代＃）ｋ
はポリイミドやＰＭＭＡ等の高分子膜（有機物質膜）と
多結晶シリコン膜二酸化シリコン膜、窒化シリコン膜、
金属膜等の無機物質膜との組合わせて用いることも可能
である。
ブデンシリサイドとの２層膜を用いたが、この代＃）ｋ
はポリイミドやＰＭＭＡ等の高分子膜（有機物質膜）と
多結晶シリコン膜二酸化シリコン膜、窒化シリコン膜、
金属膜等の無機物質膜との組合わせて用いることも可能
である。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。′
て実施することができる。′
ｗＸ１図−）〜−）は本発明の一実施例方法に係わるＭ
Ｏ８）ランジスタ製造工程を示す断面図、第′２図およ
び第３図はそれぞれ変形例を説明するための断面図であ
る。 １・−シリコン基板、２−・・フィールド酸化膜、３・
・・ｆ−）酸化膜、４・−多結晶シリコンｆ−）、５ｍ
、６ｂ・・・ソース・ドレイン領域、θ・−酸化シリ４
ン膜（第１の絶縁膜）、ｙ−・・酸化シリコン展（第２
の絶縁膜）、８−ムｊ−８Ｉ合金膜（被加工層）、５Ｔ
・・・第１のフォトレジスト（有機物質膜）、ｌＯ・・
・モリブデンシリサイド膜（無機物゛質膜）、１１・−
第２のフォトレジスト、２０・・・窒化シリコン膜ｓ
８１ ａ Ｊ ｊ ”・キャノ臂シタ電極。 第 ｉｍｌ 箪２図
Ｏ８）ランジスタ製造工程を示す断面図、第′２図およ
び第３図はそれぞれ変形例を説明するための断面図であ
る。 １・−シリコン基板、２−・・フィールド酸化膜、３・
・・ｆ−）酸化膜、４・−多結晶シリコンｆ−）、５ｍ
、６ｂ・・・ソース・ドレイン領域、θ・−酸化シリ４
ン膜（第１の絶縁膜）、ｙ−・・酸化シリコン展（第２
の絶縁膜）、８−ムｊ−８Ｉ合金膜（被加工層）、５Ｔ
・・・第１のフォトレジスト（有機物質膜）、ｌＯ・・
・モリブデンシリサイド膜（無機物゛質膜）、１１・−
第２のフォトレジスト、２０・・・窒化シリコン膜ｓ
８１ ａ Ｊ ｊ ”・キャノ臂シタ電極。 第 ｉｍｌ 箪２図
Claims (3)
- （１） 段差を有する下地基板上に第１の絶縁膜を被
着する工程と、上記第１の絶縁膜をエツチングして上記
段差の側部にのみ第１の絶縁膜を残在せしめる工程と、
次いで前記基板上に第２のＩＡ２縁膜を被着する工程と
、上記第２の絶縁膜上に被加工膜を被着する工程と、上
記被加工膜上にスペーサを設は該表面を平滑化する工程
と、上記ス（−サ上に所望のレジストｉ４ターンを形成
したのち該パターンをマスクとして上記スペーサをエツ
チングする工程と、しかるのち前記被加工膜をエツチン
グする工程とを具備したことを特徴とする半導体装置の
製造方法。 - （２）前記被加工膜上、導電膜からなるものである特許
請求の範囲第１項記載の半導体装置の製造方法。 - （３） 前記スペーサは、有機物質膜と無機物質膜と
の２層からなるものである特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192237A JPS5893330A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192237A JPS5893330A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893330A true JPS5893330A (ja) | 1983-06-03 |
Family
ID=16287928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192237A Pending JPS5893330A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450425A (en) * | 1987-08-20 | 1989-02-27 | Toshiba Corp | Formation of fine pattern |
-
1981
- 1981-11-30 JP JP56192237A patent/JPS5893330A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450425A (en) * | 1987-08-20 | 1989-02-27 | Toshiba Corp | Formation of fine pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| CN1050693C (zh) | 半导体器件薄膜的平面化方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0458167B2 (ja) | ||
| JPH01192137A (ja) | 半導体装置の製造方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS5893328A (ja) | 絶縁層の平担化方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) | ||
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| KR100291412B1 (ko) | 포토레지스트도포방법 | |
| JPH0587973B2 (ja) | ||
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPS61140135A (ja) | レジスト塗布膜の平担化方法 | |
| JPH02180017A (ja) | 層間絶縁膜の平坦化方法 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| JPS6255701B2 (ja) | ||
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPS6169146A (ja) | 被膜の平担化方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPS61276324A (ja) | 半導体装置の製造方法 | |
| JPH07130740A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 |