JPH0346016A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■、実施例と第１図との対応関係 ■、実施例の構成及び動作 発明の効果 ［概　要］ 相補形ＭＯＳを用いてバスを介したデータの入出力を行
うようにしたバス制御方式に関し、消費電力の増大の防
止と発熱による素子の劣化の防止を目的とし、 バスを介して供給されるデータを相補形ＭＯＳによって
受け取るデータ受信手段と、それぞれに供給される駆動
信号に応じて、バスにデータの送出を行う複数の第１バ
スドライバと、複数の駆動信号の全てが未供給であるこ
とを判定する判定手段と、判定手段の判定結果に基づい
て、複数の駆動信号の全てが未供給であるときに、バス
にデータの送出を行う第２バスドライバとを備えるよう
に構成する。

また、それぞれに供給される駆動信号に応じて、相補形
ＭＯＳによってバスへのデータの送出を行う複数のバス
ドライバと、複数のバスドライバによるデータ送出動作
の切り替えに同期して切り替え信号を出力する切り替え
信号作成手段と、複数のバスドライバのそれぞれに対応
した駆動信号が入力され、切り替え信号作成手段から出
力される切り替え信号に応じて、この駆動信号のバスド
ライバへの供給を制限する駆動信号制限手段とを備える
ように構成する。

（産業上の利用分野］ 本発明は、相補形ＭＯＳ（以後ＣＭＯＳと称する）を用
いてバスを介したデータの入出力を行うようにしたバス
制御方式に関するものである。

〔従来の技術］ ＣＭＯＳは、ｎチャネル型とｎチャネル型のＭＯＳＦＥ
Ｔを組み合わせた構成を有しており、電力消費が極めて
少ない、動作電圧範囲が広い等、従来の論理素子と異な
る優れた特徴を有しており、ＴＴＬと共に汎用されてい
る。

第４図に、ＣＭＯＳを用いて構成したディジタル信号処
理プロセッサ（以後ＤＳＰ）の構成を示す。

図において、ＤＳＰ４１１は、加算及び乗算等の演算を
行う処理実行部（以後Ａ　Ｌ　Ｕと称する）４２１と、
実行プログラムやデータを保持するＲＯＭ４３１と、実
行データを格納するＲＡＭ４４１と、ＤＳＰ４１１の外
部とデータのやりとりを行うレジスタ４５１，４６１と
、内部バスにデータを送出するバスドライバ４７１とを
備えており、各構成部は内部バスによって接続されてい
る。

このようなりＳＦ３１１において、ＡＬＵ４２１等が内
部バスを介して他の構成部にデータを送る場合、ＡＬＵ
４２１内部の出力レジスタにデータをセットし、その後
ＣＭＯＳで構成されたバスドライバ４７１を駆動して内
部バスへのデータ送出を行う。また、このようにして内
部バスに送出されたデータを受け取る側（例えばＲＡＭ
４４１）は、内部にＣＭＯＳインバータ等を有する入力
レジスタでデータを受け取る。

〔発明が解決しようとする課題］ ところで、上述した従来方式にあっては、内部バスでの
データの衝突を避けるために、データを送出しないバス
ドライバ４７１の出力端をハイインピーダンス状態にし
てバスの開放を行っている。

そのため、全てのバスドライバ４７１が内部バスにデー
タを送出しない状態が生じると、データ受信側のＣＭＯ
Ｓインバータ等の入力端がハイインピーダンス状態（開
放状態）になってしまう。

第５図に、ＣＭＯＳインパークの構成及び入出力の関係
を示す。同図に示すように、ＣＭＯＳインバータはｐＭ
Ｏ５ＦＥＴとｎＭＯＳＦＢＴとを対にして接続した構成
を有しており、入力の論理が“０°゛である場合にはｐ
ＭＯＳＦＥＴがオン状態になるため、出力の論理はＩＩ
　Ｉ　ＩＩとなる（同図（ａ））。反対に、入力の論理
が°“１°゛である場合にはｎ　ＭＯＳ　Ｆ　ＥＴがオ
ン状態になるため、出力の論理は“０１となる（同図（
ｂ））。このようなＣＭＯＳインバータの入力側が内部
バスに接続され、この入力側のハイインピーダンス状態
（開放状態）が長時間継続すると、入力側の電位状態に
よってはＣＭＯＳ内のｐＭＯＳＦＥＴ及びｎＭＯＳＦＥ
Ｔが同時にオン状態となる場合が生じ、電源Ｖ　Ｄ　！
１　＋ＶＳＳ間に電流が流れることになる（同図（Ｃ）
）。従って、この通電によって消費電力が増大すると共
に、この電力消費による発熱が生じて素子を劣化させる
という問題点があった。

また、ＣＭＯＳで構成されたバスドライバ４７１の駆動
状態の切り替え時（例えば、ＡＬＵ４２１に接続された
バスドライバ４７１の駆動を終了し、次にＲＯＭ４３１
に接続されたバスドライバ４７１を駆動する場合）にお
いては、−時的に２つのバスドライバ４７１から内部バ
スにデータを送出する場合が生じる。

２つのバスドライバ４７１から同時にデータを送出し、
しかも異なる論理のデータを送出した場合には、第５図
（ａ）に示したＣＭＯＳインバータの出力端と第５図（
ｂ）に示したＣＭＯＳインバータの出力端とを接続する
ことになり、共にオン状態にある一方ｐＭＯＳＦＥＴか
ら他方のｎＭＯＳＦＥＴを介して、電源Ｖｎゎ＋　　Ｖ
Ｓ２間に電流が流れることになる。従って、この通電に
よって消費電力が増大すると共に、この電力消費による
発熱が生じて素子を劣化させるという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、消費電力の増大と発熱による素子の劣化を防止す
るようにしたバス制御方式を提供することを目的として
いる。

〔課題を解決するための手段〕

第１図は、本発明のバス制御方式の原理ブロック図であ
る。

ｉ　ら１１の　■ 第１図（Ａ）において、データ受信手段１１１は、バス
１１０を介して供給されるデータを相補形ＭＯＳによっ
て受け取る。

複数の第１バスドライバ１２１のそれぞれは、それぞれ
に供給される駆動信号に応じて、バス１１０にデータの
送出を行う。

判定手段１３１は、複数の駆動信号の全てが未供給であ
ることを判定する。

第２バスドライバ１４１は、判定手段１３１の判定結果
に基づいて、複数の駆動信号の全てが未供給であるとき
に、バス１１０にデータの送出を行う。

従って、全体として、複数の第１バスドライバ１２１の
駆動状態に応じて第２バスドライバ１３１を駆動するよ
うに構成されている。

ｊ　　舌ン゛Ｉ２の　Ｈ 第１図（Ｂ）において、複数のバスドライバ１５１のそ
れぞれは、それぞれに供給される駆動信号に応じて、相
補形ＭＯＳによってバス１５０へのデータの送出を行う
。

切り替え信号作成手段１６１は、複数のバスドライバ１
５１によるデータ送出動作の切り替えに同期して切り替
え信号を出力する。

駆動信号制限手段１７１は、複数のバスドライバ１５１
のそれぞれに対応した駆動信号が入力され、切り替え信
号作成手段１６１から出力される切り替え信号に応じて
、この駆動信号の前記バスドライバ１５１への供給を制
限する。

従って、全体として、複数のバスドライバ１５１による
データ送出動作の切り替え時に各バスドライバ１５１へ
の駆動信号の供給を制限するように構成されている。

〔作　用〕

ｉ　；ン１の　ロ 複数の第１バスドライバ１２１は、それぞれに供給され
る駆動信号に応じて駆動され、バス１１０へのデータの
送出を行う。判定手段１３１では、これらの各第１バス
ドライバ１２１に供給される駆動信号の全てが未供給状
態であることを判定し、このとき第２バス１４１を駆動
して、バス１１０へのデータの送出を行う。バス１１０
に送出されたデータは、データ受信手段１１１内の相補
形ＭＯＳによって受信される。

請求項１の発明にあっては、複数の第１バスドライバ１
２１の全てが駆動されないことを判定手段１３１で判定
したときに、第２バスドライバ１４１を駆動することに
より、相補形ＭＯＳでデータを受信するデータ受信手段
ｉｔ１の受信端が長時間開放状態になることが防止され
る。

ｊ　　云ン１の　口 複数のバスドライバ１５１は、それぞれに供給される駆
動信号に応じて駆動され、駆動された各バスドライバ１
５１は相補形ＭＯＳによってバスス１５０へのデータ送
出を行う。切り替え信号作成手段１６１は、これらの各
バスドライバ１５１によるデー・夕送出動作が切り替わ
るときに切り替え信号を出力し、この切り替え信号が入
力された駆動信号制限手段１７１は、各バスドライバ１
５１への駆動信号の供給を制限し、複数のバスドライバ
１５１によるデータの送出が重ならないようにする。

請求項２の発明にあっては、各バスドライバ１５１によ
るデータ送出動作が切り替わるときに、切り替え信号作
成手段１６１から出力される切り替え信号に応じて、各
バスドライバ１５１への駆動信号の供給を制限すること
により、複数のバスドライバ１５１か同時に駆動される
ことが防止される。

〔実施例〕 以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明のバス制御方式を適用した一実施例の
ＤＳＰの構成を示す。

■、　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

バス１１０は、内部バス２９１に相当する。

データ受信手段１１１は、入力レジスタ２７１゜２７３
．２７５に相当する。

第１バスドライバ１２１は、バスドライバ２１１．２１
３，２１５に相当する。

判定手段１３１は、バス制御回路２３１に相当する。

第２バスドライバ１４１は、バスドライバ２１７に相当
する。

バス１５０は、内部バス２９１に相当する。

バスドライバ１５１は、バスドライバ２１１゜２１３．
２１５，２．１７に相当する。

切り替え信号作成手段１６１は、オフ回路２５５に相当
する。

駆動信号制限手段１７１は、バス制御回路２３１に相当
する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■　　　　　　の　　　　　び 第２図において、２１１，２１３，２１５，２１７はバ
スドライバを、２２１，２２３，２２５゜２２７は出力
レジスタを、２３１はバス制御回路を、２５１はデコー
ダを、２６１はプログラムカウンタを、２６３はプログ
ラム用ＲＯＭを、２６５は命令レジスタを、２７１，２
７３，２７３は入力レジスタを、２９１は内部バスをそ
れぞれ示している。

尚、第２図は、内部バス２９１を介したデータの入出力
動作に着目したＤＳＰの構成を示しており、全体構成に
ついては第４図と同様であるものとする。

バスドライバ２１１，２１３，２１５，２１７は内部バ
ス２９１にデータを送出するためのものであり、バス制
御回路２３１から供給される駆動信号の論理が′°１“
であるときに、対応する出力レジスタ２２１〜２２７に
保持されているデータを内部バス２９１に送出する。一
方、駆動信号の論理が“°０”であるときに、出力端を
ハイインピーダンス状態にして、内部バス２９１上での
データの衝突を防止している。

出力レジスタ２２１，２２３，２２５．２２７は、内部
バス２９１にデータを出力する機能を有する構成各部（
例えばＲＯＭ、ＲＡＭ、ＡＬＵ等）に備わっており、こ
れらの出力レジスタにデータを格納した後、上述したバ
スドライバが駆動される。

また、プログラムカウンタ２６１は、プログラム用ＲＯ
Ｍ２６３のアドレス指定を行うためのものである。この
プログラムカウンタ２６１から出力されるアドレスによ
ってプログラム用ＲＯＭ２６３のアドレス指定が行われ
、該当プログラムが読み出される。読み出されたプログ
ラムは一旦命令レジスタ２６５に格納された後、デコー
ダ２５１に供給される。

デコーダ２５１は、出力レジスタ選択回路２５３とオフ
回路２５５とを有している。出力レジスタ選択回路２５
３は、命令レジスタ２６５の出力をデコードして、３つ
のバスドライバ２１１〜２１５の何れかを選択するため
の３つの選択信号Ａ。

Ｂ、Ｃを作成する。これらの選択信号は、対応するバス
ドライバを駆動するときに論理“１′″になる信号であ
り、バス制御回路２３１に供給されている。

また、オフ回路２５５は、バスドライバの駆動状態を切
り替える時に論理が“０゛となるオフ信号を作成する。

バスドライバ２１１〜２１７のそれぞれによるデータ送
出が動作クロック信号の１周期に対応しているものとす
ると、例えばこの動作クロック信号の立ち上がりから所
定時間の間だけ論理を“０“とじたオフ信号を作成する
。

バス制御回路２３１は、全てのバスドライバ２１１〜２
１７に供給する駆動信号の論理が“Ｏ゛にならないよう
に駆動信号の出力を制御するためのものである。バス制
御回路２３１は、４つのアントゲ−）２４１，２４３，
２４５，２４７及びノアゲート２４９を有している。

アンドゲート２４１の一方の入力端には出力レジスタ選
択回路２５３から出力された選択信号Ａが入力されてお
り、他方の入力端にはオフ回路２５５から出力されたオ
フ信号が入力されている。

同様に、アンドゲート２４３の一方の入力端には選択信
号Ｂが入力されており、他方の入力端にはオフ信号が入
力されている。アンドゲート２４５の一方の入力端には
選択信号Ｃが入力されており、他方の入力端にはオフ信
号が入力されている。

また、アンドゲート２４７の一方の入力端にはノアゲー
ト２４９の出力が入力されており、他方の入力端にはオ
フ信号が入力されている。このノアゲート２４９の３つ
の入力端には３つの選択信号Ａ、Ｂ、Ｃがそれぞれ入力
されており、全ての論理が“Ｏ１１である場合に、ノア
ゲート２４９の出力論理が°“Ｉ　１１になる。

更に、アンドゲート２４１の出力は駆動信号Ａとしてバ
スドライバ２１１に供給される。この駆動信号Ａは、出
力レジスタ選択回路２５３から出力される選択信号Ａの
論理が°゛ｌ″であり、オフ回路２５５から出力される
オフ信号の論理が“′Ｏ”でないときのみ論理が“１゛
となる信号である。

同様に、アントゲ−１２４３の出力は駆動信号Ｂとして
バスドライバ２１３に供給され、アンドゲート２４５の
出力は駆動信号Ｃとしてバスドライバ２１５に供給され
、アンドゲート２４７の出力は駆動信号Ｈとしてバスド
ライバ２１７に供給される。

３つの選択信号Ａ、Ｂ、Ｃの全ての論理が“′０゛であ
るときに、ノアゲート２４９の出力論理が“ｌ　１１に
なるので、３つの駆動信号Ａ、Ｂ、Ｃの全ての論理が“
０”′となるときに、駆動信号Ｈの論理が“°１″にな
る。

このようにして、バスドライバ２１１〜２１７の何れか
１つが常に駆動され、対応する出力レジスタ２２１〜２
２７に保持されてし、）るデータが内部バス２９１に送
出される。

内部バス２９１に送出されたデータは入力レジスタ２７
１〜２７５のそれぞれに共に供給されて取り込まれる。

例えば、入力レジスタ２７１は内部のインバータ２８１
によって内部バス２９１から供給されたデータを受け取
る。同様に、入力レジスタ２７３はインバータ２８３に
よってデータを受け取り、入力レジスタ２７５はインバ
ータ２８５によってデータを受け取る。

第３図に、実施例の動作タイミングを示す。図において
、「クロック」は動作クロック信号を示しており、構成
各部はこの動作クロック信号に同期して動作する。また
、「出力レジスタ選択」は出力レジスタ選択回路２５３
による選択信号の作成状態を示しており、Ａは選択信号
Ａの出力状態を、Ｂは選択信号Ｂの出力状態を、Ｃは選
択新香Ｃの選択状態を、斜線部は選択信号Ａ、、Ｂ、Ｃ
の何れも出力されない状態をそれぞれ示している。

更に、「オフ信号」はオフ回路２５５から出力される信
号を、「駆動信号Ａ、Ｂ、Ｃ，ＨＪはアンドゲート２４
１，２４３，２４５．２４７から出力される信号をそれ
ぞれ示している。

第３図に示すように、動作クロック信号の立ち上がりに
同期して、出力レジスタ選択回路２５３による選択信号
の作成動作と、オフ回路２５５によるオフ信号の作成動
作が行われる。オフ信号は、動作クロック信号が立ち上
がって所定の時間だけ論理が°“０゛°となり、全ての
駆動信号Ａ、Ｂ、Ｃ。

Ｈの論理はこの短時間の間だけ“０“となる。

従って、バスドライバ２１１〜２１７の２つ以上が同時
に駆動されることはなく、出力論理が異なる２つのへ′
スドライバ内のＣＭＯＳを介して過大な電流が流れるこ
と及びこの過大な電流によって生じる発熱による素子の
劣化を防止することができる。

また、３つの駆動信号Ａ、Ｂ、Ｃの全ての論理が“０″
゛であり、３つのバスドライバ２１１，２１３．２１５
の出力端がハイインピーダンス状態である場合には、ア
ンドゲート２４７から出力された駆動信号Ｈがバスドラ
イバ２１７に供給され、出力レジスタ２２７の内容が内
部バス２９１に送出される。

従って、動作クロック信号の各周期において、４つのバ
スドライバ２１１〜２１７の何れか１つは常に駆動され
た状態にあり、入力レジスタ内のインバータ２８１〜２
８５の各入力端が長時間解放状態になることをなくして
、ＣＭＯＳを構成するｐＭＯＳＦＥＴ及びｎ　Ｍ　ＯＳ
　Ｆ　Ｅ　Ｔを介して過大な電流が流れること及びこの
過大な電流によって生じる発熱による素子の劣化を防止
することができる。

特に、アナログ処理部と上述したようなりＳＰとを組み
合わせたＬＳＩにおいては、ＤＳＰ内の過大電流の発生
によって生じた雑音がアナログ処理部で拡大されるため
、この過大電流を防止することで低雑音化を実現するこ
とができる。

なお、上述した本発明の実施例にあっては、ＤＳＰにお
ける内部バスの制御について説明したが、マイクロプロ
セッサ等の他のプロセッサにおける内部バスの制御ある
いはこれらのプロセッサをシステムバスに接続する場合
のシステムバスの制御について本発明を適用することが
できる。

また、実施例では、３つの選択信号Ａ、　Ｂ、　Ｃの論
理が全てＩｔ　Ｏ１１であるときに、駆動信号Ｈの論理
を“１°゛にして出力レジスタ２２７の内容を内部バス
２９１に送出するようにしたが、バスドライバ２１７に
よって出力レジスタ２２１〜２２５の何れかの内容を選
択するようにしてもよい。

この場合、内部バス２９１を解放状態にしないことを目
的としているため、送出するデータの内容はどのような
ものであってもよい。

更に、実施例では、ノアゲート２４９によって３つの選
択信号Ａ、Ｂ、Ｃの論理を判定して駆動信号Ｈを作成す
るようにしたが、出力レジスタ選択回路２５３のデコー
ド動作によって、３つの選択信号Ａ、Ｂ、Ｃの論理が全
て“ＯＩＩであるときに論理が“１゛°となる選択信号
Ｈを作成してアンドゲート２４７の一方端に入力するよ
うにしてもよい。

〔発明の効果〕

上述上たように、請求項１の発明によれば、複数の第１
バスドライバの全てが駆動されないことを判定手段で判
定したときに、第２バスドライバを駆動して、相補形Ｍ
ＯＳでデータを受信するデータ受信手段の受信端が長時
間開放状態になることを防ぐことにより、データ受信側
の相補形ＭＯ８における消費電力の増大と発熱による素
子の劣化とを防止することができる。

また、請求項２の発明によれば、各バスドライバによる
データ送出動作が切り替わるときに、切り替え信号作成
手段から出力される切り替え信号に応じて、各バスドラ
イバへの駆動信号の供給を制限して、複数のバスドライ
バが同時に駆動されることを防ぐことにより、データ出
力側の相補形ＭＯＳにおける消費電力の増大と発熱によ
る素子の劣化とを防止することができる。

【図面の簡単な説明】

第１図は本発明のバス制御方式の原理ブロック図、第２
図は本発明のバス制御方式を適用した一実施例の構成図
、 第３図は実施例の動作タイミング図、 第４図はＤＳＰの構成図、 第５図はＣＭＯＳインバータの説明図である。 図において、 １１０．１５０はバス、 １１１はデータ受信手段、 １２１は第１バスドライバ、 １３１は判定手段、 １４１は第２パスドライバ、 １５１はバスドライバ、 １６１は切り替え信号作成手段、 １７１は駆動信号制限手段、 ２１１．２１３，２１５，２１７はバスドライバ、２２
１．２２３，２２５，２２７は出力レジスタ、２３１は
バス制御回路、 ２４１．２４３．２’４５，２４７はアンドゲート、２
４９はノアゲート、 ２５１はデコーダ、 ２５３は出力レジスタ選択回路、 ２５５はオフ回路、 ２６１はプログラムカウンタ、 ２６３はプログラム用ＲＯＭ。 ２６５は命令レジスタ、 ２７１．２７３，２７５は入力レジスタ、２８１．２８
３，２８５はインバータ、２９１は内部バスである。 騒動信（ （Ａ） ｍ勤ｆ鑓 第 図 ＤＳＰの楕へ圓 第４図 ｓ ５Ｓ （ａン （ｂ、） ■岱 （Ｃ） ＣＭＯ５４ンハータの訛Ｂ月図 第 図

Claims (2)

【特許請求の範囲】
1. （１）バス（１１０）を介して供給されるデータを相補
   形ＭＯＳによって受け取るデータ受信手段（１１１）と
   、 それぞれに供給される駆動信号に応じて、前記バス（１
   １０）にデータの送出を行う複数の第１バスドライバ（
   １２１）と、 前記複数の駆動信号の全てが未供給であることを判定す
   る判定手段（１３１）と、 前記判定手段（１３１）の判定結果に基づいて、前記複
   数の駆動信号の全てが未供給であるときに、前記バス（
   １１０）にデータの送出を行う第２バスドライバ（１４
   １）と、 を備えるように構成したことを特徴とするバス制御方式
   。
2. （２）それぞれに供給される駆動信号に応じて、相補形
   ＭＯＳによってバス（１５０）へのデータの送出を行う
   複数のバスドライバ（１５１）と、前記複数のバスドラ
   イバ（１５１）によるデータ送出動作の切り替えに同期
   して切り替え信号を出力する切り替え信号作成手段（１
   ６１）と、前記複数のバスドライバ（１５１）のそれぞ
   れに対応した前記駆動信号が入力され、前記切り替え信
   号作成手段（１６１）から出力される切り替え信号に応
   じて、この駆動信号の前記バスドライバ（１５１）への
   供給を制限する駆動信号制限手段（１７１）と、 を備えるように構成したことを特徴とするバス制御方式
   。