JPH01253316A - Ｃｍｏｓバッファ - Google Patents

Ｃｍｏｓバッファ

Info

Publication number
JPH01253316A
JPH01253316A JP63080684A JP8068488A JPH01253316A JP H01253316 A JPH01253316 A JP H01253316A JP 63080684 A JP63080684 A JP 63080684A JP 8068488 A JP8068488 A JP 8068488A JP H01253316 A JPH01253316 A JP H01253316A
Authority
JP
Japan
Prior art keywords
inverters
channel
turned
output transistor
channel output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63080684A
Other languages
English (en)
Inventor
Shigeru Senda
千田　茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP63080684A priority Critical patent/JPH01253316A/ja
Publication of JPH01253316A publication Critical patent/JPH01253316A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＭＯＳバッファに関する。
〔従来の技術〕
従来のＣＭＯＳバッファは、第３図に示すように、カス
ケード接続されたＰチャネル出力トランジスタ３とＮチ
ャネル出力トランジスタ４のゲートをインバータ５で駆
動するようにしている。出力バッファの場合には、イン
バータ５は高集積化。
高速化のためサイズを小さくし、２つの出力トランジス
タ１と２は他のＩＣに信号を供給（電流供給〉するため
にサイズを大きくしていた。
〔発明が解決しようとする課題〕
上述した従来のＣＭＯＳバッファは、出力トランジスタ
のプリドライバ用インバータが１個のため、スイッチン
グ時に２つの出力トランジスタが同時にオン状態になる
時間があり、その時に大きな貫通電流が流れるので消費
電力が大きく、また貫通電流によりグランドにノイズも
発生していた。
本発明の目的は、スイッチング時における出力トランジ
スタの貫通電流を無くすことができるＣＭＯＳバッファ
を提供することにある。
〔課題を解決するための手段〕
本発明のＣＭＯＳバッファは、カスケード接続されなＰ
チャネルとＮチャネルの各トランジスタに対応して、入
力が同一かつ入力しきい電位の異なるバッファあるいは
インバータを設け、このインバータにより上記Ｐチャネ
ルとＮチャネルの各トランジスタを別個に駆動するよう
にしている。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の出力バッファの回路図であ
り、カスケード接続されたＰチャネル出力トランジスタ
３とＮチャネル出力トランジスタ４をそれぞれインバー
タ１とインバータ２で駆動する構成としている。
インバータ１と２は入力しきい電位の互いに異なるイン
バータであり、インバータ１と２より入力しきい電位が
Δ■Ｔだけ高いものとする。
第２図のタイミングチャートに示すように、インバータ
１と２への入力信号Ｖｌが立ち上ると、初めにインバー
タ２の入力しきい電位Ｖ１２に達し、インバータ２の出
力がＮチャネル出力トランジスタ４に出力されるので、
Ｎチャネル出力トランジスタ４はオフ状態になる。その
後、入力信号Ｖ１がインバータ１の入力しきい電位Ｖ　
１　Ｈに達し、インバータ１の出力がＰチャネル出力ト
ランジスタ３に出力されるとＰチャネル出力トランジス
タ３はオン状態になる。
以上のようにして、Ｐチャネル出力トランジスタ３とＮ
チャネル出力トランジスタ４が同時にオン状態になるこ
とが回避できるため貫通電流が流れない。
入力信号■１が立ち下りの場合も同じ動作原理により、
Ｐチャネル出力トランジスタ３がオフ状態になった後に
Ｎチャネル出力トランジスタ４がオン状態になるため貫
通電流が流れない。
〔発明の効果〕
以上の説明で明らかなように、本発明は、スイッチング
時の貫通電流が無くなることにより、出力バッファでの
消費電力が小さくなり、また貫通電流によるグランドノ
イズが無くなるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図、第２図は第１図に
示した実施例のタイミングチャート、第３図は従来例の
回路図である。 １．２．５・・・インバータ、３・・・Ｐチャネル出力
トランジスタ、４・・・Ｎチャネル出力トランジスタ。

Claims (1)

    【特許請求の範囲】
  1. 　カスケード接続されたＰチャネルとＮチャネルの各ト
    ランジスタに対応して、入力が同一かつ入力しきい電位
    の異なるバッファあるいはインバータを設け、該インバ
    ータにより前記トランジスタを別個に駆動するようにし
    たことを特徴とするＣＭＯＳバッファ。
JP63080684A 1988-03-31 1988-03-31 Ｃｍｏｓバッファ Pending JPH01253316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63080684A JPH01253316A (ja) 1988-03-31 1988-03-31 Ｃｍｏｓバッファ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63080684A JPH01253316A (ja) 1988-03-31 1988-03-31 Ｃｍｏｓバッファ

Publications (1)

Publication Number Publication Date
JPH01253316A true JPH01253316A (ja) 1989-10-09

Family

ID=13725166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63080684A Pending JPH01253316A (ja) 1988-03-31 1988-03-31 Ｃｍｏｓバッファ

Country Status (1)

Country Link
JP (1) JPH01253316A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024005A (ja) * 1988-06-21 1990-01-09 Mitsubishi Electric Corp ノイズ除去回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024005A (ja) * 1988-06-21 1990-01-09 Mitsubishi Electric Corp ノイズ除去回路

Similar Documents

Publication Publication Date Title
DE69221109D1 (de) Digital gesteuertes CMOS-Verzögerungsgatter
JPH035692B2 (ja)
JPH04130770A (ja) 半導体集積回路
EP0174266B1 (en) Cmos output buffer
KR960009408A (ko) 노이즈 감소 출력 버퍼
JPH03192915A (ja) フリップフロップ
JPH09180452A (ja) メモリのアドレス遷移検出回路
JPH01253316A (ja) Ｃｍｏｓバッファ
JPH05259834A (ja) フリップフロップ回路
JPH02252315A (ja) 半導体集積回路用入力バッファ回路
JPS62159921A (ja) デマルチプレクサ回路
JP3055165B2 (ja) 出力バッファ回路
JPH04217116A (ja) 出力回路
JPH03283815A (ja) 出力バッファ回路
JPH04175010A (ja) 出力バッファ回路
JPS58221520A (ja) Ｃｍｏｓスリ−ステ−ト回路
JPH0411410A (ja) 集積回路
JPH0431630Y2 (ja)
JP2735268B2 (ja) Ｌｓｉの出力バッファ
JP2985319B2 (ja) 半導体装置
JPH04271516A (ja) 半導体集積回路装置
JPH04160919A (ja) 出力バッファ回路
JPS62231521A (ja) 半導体集積回路
JPH03262325A (ja) Ｃｍｏｓ出力バッファ回路
JPH04160920A (ja) 出力バッファ回路