JPH0346294A - ハイブリッドｉｃの製造方法 - Google Patents
ハイブリッドｉｃの製造方法Info
- Publication number
- JPH0346294A JPH0346294A JP18056689A JP18056689A JPH0346294A JP H0346294 A JPH0346294 A JP H0346294A JP 18056689 A JP18056689 A JP 18056689A JP 18056689 A JP18056689 A JP 18056689A JP H0346294 A JPH0346294 A JP H0346294A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- trimming
- lead frame
- hybrid
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野］
本発明は、ハイブリッドＩＣの抵抗トリミング及び／又
はファンクショントリミング等に関連したハイブリッド
ＩＣの製造に関するものである。
はファンクショントリミング等に関連したハイブリッド
ＩＣの製造に関するものである。
［従来の技術１
ハイブリッドＩＣ（ＨＩＣ）の抵抗トリミング及び／又
はファンクショントリミングは電源電圧を印加して行わ
なくてはならない。このＨＩＣの回路基板の各外部用端
子間の短絡を防止するため、従来リードフレームをこの
回路基板に取り付けずに、上記抵抗トリミング等を行っ
ていた。そして、この抵抗トリミング等の後、リードフ
レームの取付けを行うため、再度取り付は工程を必要と
し、そのため上記回路基板の熱上げを再度行わなければ
ならず、該回路基板上のパターンの劣化、搭載部品の劣
化のため、絶縁不良、断線等の問題を起こすことがしば
しばあった。
はファンクショントリミングは電源電圧を印加して行わ
なくてはならない。このＨＩＣの回路基板の各外部用端
子間の短絡を防止するため、従来リードフレームをこの
回路基板に取り付けずに、上記抵抗トリミング等を行っ
ていた。そして、この抵抗トリミング等の後、リードフ
レームの取付けを行うため、再度取り付は工程を必要と
し、そのため上記回路基板の熱上げを再度行わなければ
ならず、該回路基板上のパターンの劣化、搭載部品の劣
化のため、絶縁不良、断線等の問題を起こすことがしば
しばあった。
［発明の解決しようとする課題］
本発明の目的は、従来技術が有していた前述の欠点を解
消し′ようとするものであり、従来知られていなかった
ハイブリッドＩＣの製造方法を新規に提供することを目
的とするものである。
消し′ようとするものであり、従来知られていなかった
ハイブリッドＩＣの製造方法を新規に提供することを目
的とするものである。
［課題を解決する為の手段］
本発明は、前述の課題を解決すべくなされたものであり
、 １、 次の各工程からなるハイブリッドＩＣの製造方法 （イ）回路基板に取り付けられたリードフレームと該回
路基板上の電子回路とが電気的に接続されていない回路
基板を製作する第１工程。
、 １、 次の各工程からなるハイブリッドＩＣの製造方法 （イ）回路基板に取り付けられたリードフレームと該回
路基板上の電子回路とが電気的に接続されていない回路
基板を製作する第１工程。
（ロ）上記回路基板上の電子回路に電源電圧を印加し、
抵抗トリミング及び／又はファンクション・トリミング
を行う第２工程。
抵抗トリミング及び／又はファンクション・トリミング
を行う第２工程。
（ハ）電源電圧を切断した状態にした後、上記電気的に
接続されていない外部用端子と内部用端子間を電気的に
接続させ、リードフレームと回路基板上の電子回路が電
気的に接続されるようにした第３工程。
接続されていない外部用端子と内部用端子間を電気的に
接続させ、リードフレームと回路基板上の電子回路が電
気的に接続されるようにした第３工程。
を提供するものである。
本発明の手順を図面に従って更に詳細に説明する。
第１図は本発明にがかるＨＩＣの回路基板を示す概略平
面図であり、第１図において１は回路基板、２はリード
フレーム、３はリードフレームの一部であるタイバー
４は印刷抵抗、５はトリミング用導体パッド、６はパタ
ーンなどにより形成された外部用端子、７は電子回路の
内部用端子、８は電子回路、９は接続用導体である。
面図であり、第１図において１は回路基板、２はリード
フレーム、３はリードフレームの一部であるタイバー
４は印刷抵抗、５はトリミング用導体パッド、６はパタ
ーンなどにより形成された外部用端子、７は電子回路の
内部用端子、８は電子回路、９は接続用導体である。
本発明において、リードフレーム２が取り付けられ、電
子回路８、印刷抵抗４などが形成された回路基板１を製
作する。この段階では接続導体９は、外部用端子６と内
部用端子間７に形成されていない。次に、内部用端子７
、トリミング用導体パッド５等にビン等を接触させるこ
とにより、電子回路８に電源電圧を印加させながら、ト
リミング用導体パッド５などに外部の抵抗トリミング用
電子機器（不図示）のビンなどを接触させて抵抗トリミ
ング、ファンクショントリミングなどを行う。
子回路８、印刷抵抗４などが形成された回路基板１を製
作する。この段階では接続導体９は、外部用端子６と内
部用端子間７に形成されていない。次に、内部用端子７
、トリミング用導体パッド５等にビン等を接触させるこ
とにより、電子回路８に電源電圧を印加させながら、ト
リミング用導体パッド５などに外部の抵抗トリミング用
電子機器（不図示）のビンなどを接触させて抵抗トリミ
ング、ファンクショントリミングなどを行う。
以上の手順の後、電源電圧を切断し、接続用導体９を外
部用端子６と内部用端子７間に形成して外部用端子６、
と内部用端子７間を電気的に接続する。
部用端子６と内部用端子７間に形成して外部用端子６、
と内部用端子７間を電気的に接続する。
尚、接続用導体９の形成はワイヤーボンディング、半田
、ロウ材、゛導電ゴム、導電フィルム、導電性接着剤、
更には紫外線照射によって導電性材料に変化する非導電
性材料の使用、その他電気的接続が行う手段であればど
んな手段であってもよい。
、ロウ材、゛導電ゴム、導電フィルム、導電性接着剤、
更には紫外線照射によって導電性材料に変化する非導電
性材料の使用、その他電気的接続が行う手段であればど
んな手段であってもよい。
［作用・効果］
本発明は、リードフレーム２がタイバー３によって短絡
していても、電源電圧を印加して抵抗トリミングなどが
可能なため、電子回路８とリードフレーム３の回路基板
１に対する取付工程を１工程にできるために、２回の取
付工程を必要とせず、そのため再度の熱上げなしないの
で回路基板１上のパターン劣化、搭載部品の劣化等をさ
せる危険が少なく、信頼性の高いＨＩＣを製造できる。
していても、電源電圧を印加して抵抗トリミングなどが
可能なため、電子回路８とリードフレーム３の回路基板
１に対する取付工程を１工程にできるために、２回の取
付工程を必要とせず、そのため再度の熱上げなしないの
で回路基板１上のパターン劣化、搭載部品の劣化等をさ
せる危険が少なく、信頼性の高いＨＩＣを製造できる。
第１図は本発明にがかるＨＩＣの回路基板を示す概略平
面図。 １：回路基板 ２：リードフレーム ３：タイバー ４：印刷抵抗
面図。 １：回路基板 ２：リードフレーム ３：タイバー ４：印刷抵抗
Claims (1)
- １．次の各工程からなるハイブリッドＩＣの製造方法 （イ）回路基板に取り付けられたリードフレームと該回
路基板上の電子回路とが電気的に 接続されていない回路基板を製作する第１ 工程。 （ロ）上記回路基板上の電子回路に電源電圧を印加し、
抵抗トリミング及び／又はファン クション・トリミングを行う第２工程。 （ハ）電源電圧を切断した状態にした後、上記電気的に
接続されていない外部用端子と内 部用端子間を電気的に接続させ、リードフ レームと回路基板上の電子回路が電気的に 接続されるようにした第３工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18056689A JPH0346294A (ja) | 1989-07-14 | 1989-07-14 | ハイブリッドｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18056689A JPH0346294A (ja) | 1989-07-14 | 1989-07-14 | ハイブリッドｉｃの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346294A true JPH0346294A (ja) | 1991-02-27 |
Family
ID=16085520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18056689A Pending JPH0346294A (ja) | 1989-07-14 | 1989-07-14 | ハイブリッドｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346294A (ja) |
-
1989
- 1989-07-14 JP JP18056689A patent/JPH0346294A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4310811A (en) | Reworkable multi-layer printed circuit board | |
| JPH0346294A (ja) | ハイブリッドｉｃの製造方法 | |
| JPH0690082A (ja) | 回路基板の接続方法 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP2000323646A (ja) | 絶縁材料ケース及び半導体装置 | |
| JPS62126645A (ja) | Ｌｓｉチツプ実装方法 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
| JPH0311388A (ja) | 電子ディスプレイデバイスのコネクト構造 | |
| JPH0240931A (ja) | 混成集積回路装置の製造方法 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPS6068187A (ja) | はんだ材によるジヤンパ−構造 | |
| JPS61199693A (ja) | 混成集積回路の製造方法 | |
| JPS60202984A (ja) | 混成集積回路 | |
| JPS62265731A (ja) | リ−ドフレ−ム | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPS59217389A (ja) | 電子部品の接続方法 | |
| JP2002025641A (ja) | 表面実装フレキシブルフラットケーブル及びその製造方法 | |
| JPS59204265A (ja) | 混成集積回路の製造方法 | |
| JPS6267849A (ja) | 厚膜混成ｉｃの製造方法 | |
| JPS62237797A (ja) | 電子部品の実装方法 | |
| JPS61166094A (ja) | 電子回路パツケ−ジの製造方法 | |
| JPS6289394A (ja) | 混成集積回路 | |
| JPS611085A (ja) | 混成集積回路装置 |