JPS6267849A - 厚膜混成ｉｃの製造方法 - Google Patents
厚膜混成ｉｃの製造方法Info
- Publication number
- JPS6267849A JPS6267849A JP60206462A JP20646285A JPS6267849A JP S6267849 A JPS6267849 A JP S6267849A JP 60206462 A JP60206462 A JP 60206462A JP 20646285 A JP20646285 A JP 20646285A JP S6267849 A JPS6267849 A JP S6267849A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- silicon carbide
- conductor
- film hybrid
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は厚膜混成ＩＣ，特に大電力半導体素子を搭載し
た厚膜混成ＩＣにおいて、その厚膜抵抗体の素子トリミ
ングに好適な製造方法に関するものである。
た厚膜混成ＩＣにおいて、その厚膜抵抗体の素子トリミ
ングに好適な製造方法に関するものである。
従来技術による厚膜混成ＩＣの一例を第２図について説
明するに、電気絶縁性炭化硅素セラミック基板（ＳｉＣ
基板）１上に、厚膜導体２、ガラス膜３および厚膜抵抗
体４を公知例（特開昭５９−１２６６６５号公報）に示
す技術により遂次形成する。この際、厚膜導体２と厚膜
抵抗体４からなる閉ループ回路を切断するために、導体
分離部５が設けられている。前記公知例には、ＳＬＣ基
板を用いることにより放熱効果が良好であるため、半導
体素子を直接ＳｉＣ基板上に厚膜導体を介して接続可能
であることが記載されている。
明するに、電気絶縁性炭化硅素セラミック基板（ＳｉＣ
基板）１上に、厚膜導体２、ガラス膜３および厚膜抵抗
体４を公知例（特開昭５９−１２６６６５号公報）に示
す技術により遂次形成する。この際、厚膜導体２と厚膜
抵抗体４からなる閉ループ回路を切断するために、導体
分離部５が設けられている。前記公知例には、ＳＬＣ基
板を用いることにより放熱効果が良好であるため、半導
体素子を直接ＳｉＣ基板上に厚膜導体を介して接続可能
であることが記載されている。
次に上記各厚膜抵抗体４を所望の精度に素子トリミング
する。なお、図中の６はトリミング跡を示す。ついで、
搭載部品、例えば半導体素子、個別部品（図示せず）を
接続した後、導体分離ｆａ５を半田又はジャンパー＃７
で接続して電気的回路網を形成させていた。このため、
導体分離部５を凄続させる特別の工程を必要とするから
、製造工程が複雑となる恐れがあった。
する。なお、図中の６はトリミング跡を示す。ついで、
搭載部品、例えば半導体素子、個別部品（図示せず）を
接続した後、導体分離ｆａ５を半田又はジャンパー＃７
で接続して電気的回路網を形成させていた。このため、
導体分離部５を凄続させる特別の工程を必要とするから
、製造工程が複雑となる恐れがあった。
本発明は上記のような先行技術の問題点を解消し、簡便
な手段により歩留りＱ）良好で、かつ生産性の向上をは
かることができる厚膜混成ＩＣの製造方法を提供するこ
とを目的とするものである。
な手段により歩留りＱ）良好で、かつ生産性の向上をは
かることができる厚膜混成ＩＣの製造方法を提供するこ
とを目的とするものである。
本発明は上記目的を達成するために、電気絶縁性炭化硅
素セラミック基板上に形成した厚膜導体に、半導体素子
および個別搭ｌ！部品等を接続すると共に、前記基板上
に形成したカラス膜上に厚膜抵抗体を形成してなる厚膜
混成ＩＣにおいて、該厚膜抵抗体を所望精度に素子トリ
ミングした後、前記炭化硅素スラミツク基板の任意表面
なレーザ光線を介して溶融させることにより、炭化硅素
の絶縁性を破壊して電気的に導通させることを％徴とす
る。
素セラミック基板上に形成した厚膜導体に、半導体素子
および個別搭ｌ！部品等を接続すると共に、前記基板上
に形成したカラス膜上に厚膜抵抗体を形成してなる厚膜
混成ＩＣにおいて、該厚膜抵抗体を所望精度に素子トリ
ミングした後、前記炭化硅素スラミツク基板の任意表面
なレーザ光線を介して溶融させることにより、炭化硅素
の絶縁性を破壊して電気的に導通させることを％徴とす
る。
以下、本発明の一実施例を図面について説明する。
第１図において、電気絶縁性炭化硅素セラミック基板１
（ＳｉＣ基板）上に前記の従来技術（巣２図）と同様
に厚膜導体２、ガラス膜３および厚膜抵抗体４を形成す
る。前記ＳｉＣ基板１は近年、開発されたもので、１０
００℃以上の高温で加熱すると、その電気絶縁性が破壊
されて良導電体となる性質を有する。
（ＳｉＣ基板）上に前記の従来技術（巣２図）と同様
に厚膜導体２、ガラス膜３および厚膜抵抗体４を形成す
る。前記ＳｉＣ基板１は近年、開発されたもので、１０
００℃以上の高温で加熱すると、その電気絶縁性が破壊
されて良導電体となる性質を有する。
そこで、印刷マスクによりあらかじめ厚膜導体２に導体
分離部５を設け、該導体２の一部を切断して開ループと
した状態で厚膜抵抗体４を素子トリミングし°た後、咄
記導体分離部５を含む導体の微細な切断部分のＳｉＣ基
板表面にレーザ光線を照射することにより、選択的に１
０００℃以上の高温で加熱し、電気的絶縁性を破壊して
良導電体となし電気回路網を形成させる。
分離部５を設け、該導体２の一部を切断して開ループと
した状態で厚膜抵抗体４を素子トリミングし°た後、咄
記導体分離部５を含む導体の微細な切断部分のＳｉＣ基
板表面にレーザ光線を照射することにより、選択的に１
０００℃以上の高温で加熱し、電気的絶縁性を破壊して
良導電体となし電気回路網を形成させる。
特にｎ膜抵抗体４の素子トリミングなレーザ光線で行う
場合には、トリミング作業と同時に連続して作業が可能
であるため、従来技術の切断部を半田、ジャンパー勝勢
で電気的に接続すると言５製造工程の煩雑を解消するこ
とができる。なお、図中の８はレーザ光線を照射したと
きのレーザ跡を示す。
場合には、トリミング作業と同時に連続して作業が可能
であるため、従来技術の切断部を半田、ジャンパー勝勢
で電気的に接続すると言５製造工程の煩雑を解消するこ
とができる。なお、図中の８はレーザ光線を照射したと
きのレーザ跡を示す。
上記導体分離部５のＳｉＣ基、ｆ表面にレーザ光線を照
射する場合、局所的に水累ガス等の還元性ガスを供給す
れば、該照射部の抵抗をさらに小さくすることが可能で
ある利点がある。
射する場合、局所的に水累ガス等の還元性ガスを供給す
れば、該照射部の抵抗をさらに小さくすることが可能で
ある利点がある。
以上説明したように、本発明によれば、電気Ｐ縁性炭化
硅素セラミック基板の任意表面にレーザ光線を照射し、
その絶縁性を破壊して良導電体とすることにより、従来
のようにネテ別な接続工程を必要とせず、簡便な手段に
より歩留りを良好にし、かつ生産性の向上をはかること
ができろ。
硅素セラミック基板の任意表面にレーザ光線を照射し、
その絶縁性を破壊して良導電体とすることにより、従来
のようにネテ別な接続工程を必要とせず、簡便な手段に
より歩留りを良好にし、かつ生産性の向上をはかること
ができろ。
第１図は本発明の厚膜混成ＩＣＱ復遣方法の一実施例を
示す平面図、第２図（工従米の厚）漠混成ＩＣの製造方
法の一例を示す平面図である。
示す平面図、第２図（工従米の厚）漠混成ＩＣの製造方
法の一例を示す平面図である。
Claims (1)
- 電気絶縁性炭化硅素セラミック基板上に形成した厚膜
導体に、半導体素子および個別搭載部品等を接続すると
共に、前記基板上に形成したガラス膜上に厚膜抵抗体を
形成してなる厚膜混成ＩＣにおいて、該厚膜抵抗体を所
望精度に素子トリミングした後、前記炭化硅素セラミッ
ク基板の任意表面をレーザ光線を介して溶融させること
により、炭化硅素の絶縁性を破壊して電気的に導通させ
ることを特徴とする厚膜混成ＩＣの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206462A JPS6267849A (ja) | 1985-09-20 | 1985-09-20 | 厚膜混成ｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206462A JPS6267849A (ja) | 1985-09-20 | 1985-09-20 | 厚膜混成ｉｃの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6267849A true JPS6267849A (ja) | 1987-03-27 |
Family
ID=16523777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60206462A Pending JPS6267849A (ja) | 1985-09-20 | 1985-09-20 | 厚膜混成ｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314783A (ja) * | 1987-06-17 | 1988-12-22 | World:Kk | 端子台 |
-
1985
- 1985-09-20 JP JP60206462A patent/JPS6267849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314783A (ja) * | 1987-06-17 | 1988-12-22 | World:Kk | 端子台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| JPH02503969A (ja) | 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法 | |
| US4908696A (en) | Connector and semiconductor device packages employing the same | |
| US4587548A (en) | Lead frame with fusible links | |
| JPH02501253A (ja) | 解離された窒化アルミニウムセラミックによる誘起金属化処理 | |
| JPS6267849A (ja) | 厚膜混成ｉｃの製造方法 | |
| JPH04245132A (ja) | チップヒューズ用基板及びそれを用いたチップヒューズ | |
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| JPH05174678A (ja) | 熱溶断ヒユーズ及びその製造方法 | |
| JPS6255832A (ja) | 小型ヒユ−ズ抵抗器 | |
| US4990935A (en) | Thermal head | |
| JPS6279690A (ja) | 電気配線基板 | |
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JPH02244530A (ja) | 基板型温度ヒューズ及びその製造方法 | |
| JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
| JP2538542B2 (ja) | 電気的接続装置 | |
| JPS61245555A (ja) | 半導体用端子接続構体 | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPH0541406A (ja) | はんだ層の形成方法 | |
| JPH01214150A (ja) | セラミックパッケージの製造方法 | |
| JPH01134888A (ja) | 混成集積回路装置の製造方法 | |
| JPS63177582A (ja) | 混成集積回路装置の製造方法 | |
| JPS6079753A (ja) | 半導体素子搭載用基板 | |
| JPH0346294A (ja) | ハイブリッドｉｃの製造方法 | |
| JPH0567882A (ja) | 多層配線基板 |