JPH0346407A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH0346407A JPH0346407A JP18200289A JP18200289A JPH0346407A JP H0346407 A JPH0346407 A JP H0346407A JP 18200289 A JP18200289 A JP 18200289A JP 18200289 A JP18200289 A JP 18200289A JP H0346407 A JPH0346407 A JP H0346407A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- transistor pair
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変利得増幅器に関し、特にデジタル搬送波
伝送方式の変調波を復調して得られる多値ベースバンド
信号を増幅する可変利得増幅器に関する。
伝送方式の変調波を復調して得られる多値ベースバンド
信号を増幅する可変利得増幅器に関する。
デジタル搬送波伝送方式の変調波を復調して得られる多
値ベースバンド信号を増幅する可変利得増幅器としては
、直流成分から多値ベースバンド信号の帯域に対応する
周波数まで一定の利得を必要とするため、−aに直結形
の増幅器が用いられる。
値ベースバンド信号を増幅する可変利得増幅器としては
、直流成分から多値ベースバンド信号の帯域に対応する
周波数まで一定の利得を必要とするため、−aに直結形
の増幅器が用いられる。
第2図は従来の可変利得増幅器の一例を示す回路図であ
る。
る。
この図において、復調された多値ベースバンド信号は、
互いに180°の位相差を持った入力信号として、入力
端子14.15に各々入力される。
互いに180°の位相差を持った入力信号として、入力
端子14.15に各々入力される。
このとき、トランジスタ5のコレクタには入力端子14
の入力信号に対して逆相の信号が現れ、トランジスタロ
のコレクタには正相の信号が現れる。
の入力信号に対して逆相の信号が現れ、トランジスタロ
のコレクタには正相の信号が現れる。
すなわち、トランジスタ5及び6は、各々トランジスタ
1.2及び3.4を負荷とする差動増幅器として動作す
る。
1.2及び3.4を負荷とする差動増幅器として動作す
る。
トランジスタl〜4は、トランジスタ5,6のコレクタ
に現れた逆相と正相の信号を入力とする4つのベース接
地増幅器として動作するが、この図の構成においては、
トランジスタ1と3及びトランジスタ2と4のコレクタ
同士が各々接続されているため、出力端子16.17に
現れる信号は、トランジスタ5,6のコレクタに現れる
逆相と正。
に現れた逆相と正相の信号を入力とする4つのベース接
地増幅器として動作するが、この図の構成においては、
トランジスタ1と3及びトランジスタ2と4のコレクタ
同士が各々接続されているため、出力端子16.17に
現れる信号は、トランジスタ5,6のコレクタに現れる
逆相と正。
相の信号を台底したものとなる。
今、利得制御端子12と13に与えられるバイアス電圧
V1□、■1.が■1□〉■1.であり、トランジスタ
2と3がカットオフしている場合を考えると、トランジ
スタ2.3のコレクタには信号が現れず、出力端子16
.17にはトランジスタl。
V1□、■1.が■1□〉■1.であり、トランジスタ
2と3がカットオフしている場合を考えると、トランジ
スタ2.3のコレクタには信号が現れず、出力端子16
.17にはトランジスタl。
4のコレクタに現れるのと同一の信号が出力され、利得
は、抵抗7〜9とトランジスタ5.6に流れる電流によ
って概ね決定される。
は、抵抗7〜9とトランジスタ5.6に流れる電流によ
って概ね決定される。
また、VI□(v13となり、トランジスタ1と4がカ
ットオフとなると、前記の場合とは逆にトランジスタ2
.3のコレクタに現れる信号と同一の信号が出力端子1
6.17から出力され、振幅利得はv1□〉■、3の時
と同じとなる。
ットオフとなると、前記の場合とは逆にトランジスタ2
.3のコレクタに現れる信号と同一の信号が出力端子1
6.17から出力され、振幅利得はv1□〉■、3の時
と同じとなる。
(−L7、VIt)V+3の場合とV、t(V、ff(
7)場合とを比較すると、出力信号の振幅はいづれの場
合においても同じであるが、入力信号に対する位相は1
80°異なっている。すなわち、VIt>V’sでトラ
ンジスタ2,3がカットオフの時、出力端子16の出力
信号は入力端子14の入力信号に対して逆相、出力端子
17の出力信号は正相となる。
7)場合とを比較すると、出力信号の振幅はいづれの場
合においても同じであるが、入力信号に対する位相は1
80°異なっている。すなわち、VIt>V’sでトラ
ンジスタ2,3がカットオフの時、出力端子16の出力
信号は入力端子14の入力信号に対して逆相、出力端子
17の出力信号は正相となる。
また、V lt (V t xでトランジスタ1,4が
カットオフの時、出力端子16は正相、出力端子17は
逆相の出力信号を出力する。
カットオフの時、出力端子16は正相、出力端子17は
逆相の出力信号を出力する。
さらに、Vl!=VI3となって、トランジスタlと2
.トランジスタ3と4が各々同一の増幅率を持つ場合に
は、出力端子16と17には正相と逆相の信号が打消し
合って信号が現れず、増幅器の利得は無限小となる。
.トランジスタ3と4が各々同一の増幅率を持つ場合に
は、出力端子16と17には正相と逆相の信号が打消し
合って信号が現れず、増幅器の利得は無限小となる。
以上のように、従来の増幅器は、利得制御端子12と端
子13に与えるバイアス電圧の電位差を調整することに
よって、有限の利得から無限小の利得まで利得を変化す
ることができるため、可変利得増幅器として動作する。
子13に与えるバイアス電圧の電位差を調整することに
よって、有限の利得から無限小の利得まで利得を変化す
ることができるため、可変利得増幅器として動作する。
しかしながら、前述したように、V + t > V
I 3の場合と■1□(vlffの場合で出力位相が反
転するが、これは、トランジスタ2,3あるいは1.4
がカットオフとならなくてもV l ! = V l
3を境として、v1□>V、ffとVI□<vl、の状
態で出力位相が反転する。
I 3の場合と■1□(vlffの場合で出力位相が反
転するが、これは、トランジスタ2,3あるいは1.4
がカットオフとならなくてもV l ! = V l
3を境として、v1□>V、ffとVI□<vl、の状
態で出力位相が反転する。
したがって、位相反転しないようにするには、V+z≧
V I 3又はVIZ≦VI3のいずれかの状態しか取
り得ないように、利得制御端子12又は13に電圧制限
回路を付加する必要があるが、利得制御端子12と13
の電位差に対する利得の変化及び位相の反転現象は、ト
ランジスタ1〜4のペースエミッタダイオード特性によ
るため、僅かな電位差の変化に対して急激な変化を示す
。
V I 3又はVIZ≦VI3のいずれかの状態しか取
り得ないように、利得制御端子12又は13に電圧制限
回路を付加する必要があるが、利得制御端子12と13
の電位差に対する利得の変化及び位相の反転現象は、ト
ランジスタ1〜4のペースエミッタダイオード特性によ
るため、僅かな電位差の変化に対して急激な変化を示す
。
このため、付加する電圧制限回路は大規模で複雑なもの
となり、実用的ではない。
となり、実用的ではない。
以上のように、従来の増幅器は可変利得増幅器として動
作することは可能であるが、利得を決めるバイアス電圧
によって出力位相が反転するため、デジタル搬送波伝送
方式の復調ベースバンド信号を増幅する可変利得増幅器
としては不適当である。
作することは可能であるが、利得を決めるバイアス電圧
によって出力位相が反転するため、デジタル搬送波伝送
方式の復調ベースバンド信号を増幅する可変利得増幅器
としては不適当である。
本発明はこの種のベースバンド信号を増幅する可変利得
増幅器として利用可能な出力位相の反転を防止した可変
利得増幅器を提供することを目的とする。
増幅器として利用可能な出力位相の反転を防止した可変
利得増幅器を提供することを目的とする。
本発明の可変利得増幅器は、互いに異なる利得を有し、
かつ逆相関係にあるコレクタ信号を台底して出力する第
1及び第2のトランジスタ対と、これらトランジスタ対
の負荷となり周波数特性を改善するベース接地増幅器と
、前記各トランジスタ対の定電流源として直流電流の値
を制御する電圧制限回路付の第3のトランジスタ対と、
定電流源とを備えている。
かつ逆相関係にあるコレクタ信号を台底して出力する第
1及び第2のトランジスタ対と、これらトランジスタ対
の負荷となり周波数特性を改善するベース接地増幅器と
、前記各トランジスタ対の定電流源として直流電流の値
を制御する電圧制限回路付の第3のトランジスタ対と、
定電流源とを備えている。
この構成では、第1及び第2のトランジスタ対の利得に
差が生じ、かつ利得制御電圧を制限する電圧制限回路に
より、出力位相が利得側?B電圧によって反転すること
を防止する。
差が生じ、かつ利得制御電圧を制限する電圧制限回路に
より、出力位相が利得側?B電圧によって反転すること
を防止する。
次に、本発明を図面を参照して説明する。
第1図は本発明の可変利得増幅器の一実施例の回路図で
ある。図において、19.20はそれぞれ多値ベースバ
ンド信号を入力とし、かつエミッタ抵抗29.30を有
するトランジスタであり、これらで第1のトランジスタ
対を構成する。また、21.22は前記第1トランジス
タ対と同一の信号を入力とし、かつ前記エミッタ抵抗2
9.30とは異なる値のエミッタ抵抗31..32を有
するトランジスタであり、これらで第2のトランジスタ
対を構成する。前記第1及び第2のトランジスタ対の各
コレクタは、トランジスタ19.20と21.22を交
差的に相互接続し、それぞれから逆相関係にあるコレク
タ合成出力信号を出力させる。そして、各コレクタには
、この合成出力信号を入力とする2つのトランジスタ2
5.26からなるベース接地増幅器を接続している。ま
た、前記第1及び第2のトランジスタ対の工ごツタには
、それぞれトランジスタ23.24からなる第3のトラ
ンジスタ対を接続している。この第3のトランジスタ対
は、電圧制御用ダイオード27.28により、一方のベ
ース電位が他方のベース電位より低くならない様な電圧
制限回路を持った定電流源として構成される。さらに、
この第3のトランジスタ対の各トランジスタ23.24
のエミッタには、抵抗33.34を介して定電流源9を
接続している。
ある。図において、19.20はそれぞれ多値ベースバ
ンド信号を入力とし、かつエミッタ抵抗29.30を有
するトランジスタであり、これらで第1のトランジスタ
対を構成する。また、21.22は前記第1トランジス
タ対と同一の信号を入力とし、かつ前記エミッタ抵抗2
9.30とは異なる値のエミッタ抵抗31..32を有
するトランジスタであり、これらで第2のトランジスタ
対を構成する。前記第1及び第2のトランジスタ対の各
コレクタは、トランジスタ19.20と21.22を交
差的に相互接続し、それぞれから逆相関係にあるコレク
タ合成出力信号を出力させる。そして、各コレクタには
、この合成出力信号を入力とする2つのトランジスタ2
5.26からなるベース接地増幅器を接続している。ま
た、前記第1及び第2のトランジスタ対の工ごツタには
、それぞれトランジスタ23.24からなる第3のトラ
ンジスタ対を接続している。この第3のトランジスタ対
は、電圧制御用ダイオード27.28により、一方のベ
ース電位が他方のベース電位より低くならない様な電圧
制限回路を持った定電流源として構成される。さらに、
この第3のトランジスタ対の各トランジスタ23.24
のエミッタには、抵抗33.34を介して定電流源9を
接続している。
なお、37は定電圧源、38.39は入力端子、40.
41は出力端子、44は利得制御端子、45はバイアス
端子、I8はt源端子である。
41は出力端子、44は利得制御端子、45はバイアス
端子、I8はt源端子である。
この構成において、入力端子38.39から入力される
入力信号は、従来と同様に入力端子39の信号は端子3
8の信号に対して180°位相が異なるものとする。
入力信号は、従来と同様に入力端子39の信号は端子3
8の信号に対して180°位相が異なるものとする。
入力端子38.39から入力された入力信号は、第1の
トランジスタ対(トランジスタ19.20)と、第2の
トランジスタ対(トランジスタ21゜22)によって各
々増幅されるが、トランジスタ19と21、及びトラン
ジスタ2oと22のコレクタが接続されているため、ト
ランジスタ25と26のエミッタは、第1と第2のトラ
ンジスタ対により増幅された信号を合成した信号が入力
される。
トランジスタ対(トランジスタ19.20)と、第2の
トランジスタ対(トランジスタ21゜22)によって各
々増幅されるが、トランジスタ19と21、及びトラン
ジスタ2oと22のコレクタが接続されているため、ト
ランジスタ25と26のエミッタは、第1と第2のトラ
ンジスタ対により増幅された信号を合成した信号が入力
される。
トランジスタ25.26は、増幅器の周波数特性を改善
し、広帯域化を図る。すなわち、トランジスタ25と2
6のエミッタを見込んだ入力インピーダンスは十分低い
から、トランジスタ19と21及びトランジスタ20と
21の合成コレクタ容量とトランジスタ25と26の入
力インピーダンスとの積は、トランジスタ19と21、
及びトランジスタ20と21の合成コレクタ容量と負荷
抵抗42と43との積より小さくなり、増幅器の広帯域
化を図ることができる。
し、広帯域化を図る。すなわち、トランジスタ25と2
6のエミッタを見込んだ入力インピーダンスは十分低い
から、トランジスタ19と21及びトランジスタ20と
21の合成コレクタ容量とトランジスタ25と26の入
力インピーダンスとの積は、トランジスタ19と21、
及びトランジスタ20と21の合成コレクタ容量と負荷
抵抗42と43との積より小さくなり、増幅器の広帯域
化を図ることができる。
今、利得制御端子44に与えられるバイアス電圧V44
が、定電圧源37の電圧V3’Fより十分に高い場合、
電圧制御用のダイオード27は開放と等価となるため、
トランジスタ23のベースには、バイアス電圧V44が
そのまま与えられる。一方、トランジスタ24のベース
電圧は、利得制御端子44の電圧V44にかかわらず、
ダイオード28の動作電圧をvoとするとV3? v
、となる。
が、定電圧源37の電圧V3’Fより十分に高い場合、
電圧制御用のダイオード27は開放と等価となるため、
トランジスタ23のベースには、バイアス電圧V44が
そのまま与えられる。一方、トランジスタ24のベース
電圧は、利得制御端子44の電圧V44にかかわらず、
ダイオード28の動作電圧をvoとするとV3? v
、となる。
したがって、Va<>Vat VDとなってトランジ
スタ24がカットオフの場合は、トランジスタ24には
電流が流れず、トランジスタ21.22にも電流が流れ
ないから、第2のトランジスタ対のコレクタは開放と等
価となる。
スタ24がカットオフの場合は、トランジスタ24には
電流が流れず、トランジスタ21.22にも電流が流れ
ないから、第2のトランジスタ対のコレクタは開放と等
価となる。
したがって、出力端子40.41に現れる信号は、第1
のトランジスタ対とエミッタ抵抗29゜30と負荷抵抗
42.43及び流れる電流値によって概ね決定される利
得によって増幅された信号となる。このとき、入力端子
38の入力信号の位相に対して、出力端子40は逆相、
出力端子41は正相の信号となる。
のトランジスタ対とエミッタ抵抗29゜30と負荷抵抗
42.43及び流れる電流値によって概ね決定される利
得によって増幅された信号となる。このとき、入力端子
38の入力信号の位相に対して、出力端子40は逆相、
出力端子41は正相の信号となる。
次に、V44””Vff? VD となると、トラン
ジスタ23.24に等しい電流が流れるため、第1と第
2のトランジスタ対は、各エミッタ抵抗と負抵抗及び流
れる電流によって各々決まる利得によって入力信号を増
幅するが、前述のようにトランジスタ19と21及びト
ランジスタ20と22のコレクタが接続されているため
、出力端子40及び41には、第1.第2のトランジス
タ対で増幅された信号を合威した信号があられれる。
ジスタ23.24に等しい電流が流れるため、第1と第
2のトランジスタ対は、各エミッタ抵抗と負抵抗及び流
れる電流によって各々決まる利得によって入力信号を増
幅するが、前述のようにトランジスタ19と21及びト
ランジスタ20と22のコレクタが接続されているため
、出力端子40及び41には、第1.第2のトランジス
タ対で増幅された信号を合威した信号があられれる。
このとき、エミッタ抵抗29,30,31.32がすべ
て同じ抵抗値であれば正逆両相の合成信号は互いに相殺
されるため、出力端子40と41には出力信号があられ
れないが、R2!=R:l。<Rff+=R3tとすれ
ば、第1のトランジスタ対の利得が第2のトランジスタ
対の利得より大きくなり、結果として第1のトランジス
タ対の利得と第2のトランジスタ対の利得の差分の利得
だけ増幅された信号が出力端子40.41から出力され
る。
て同じ抵抗値であれば正逆両相の合成信号は互いに相殺
されるため、出力端子40と41には出力信号があられ
れないが、R2!=R:l。<Rff+=R3tとすれ
ば、第1のトランジスタ対の利得が第2のトランジスタ
対の利得より大きくなり、結果として第1のトランジス
タ対の利得と第2のトランジスタ対の利得の差分の利得
だけ増幅された信号が出力端子40.41から出力され
る。
以上の説明において、利得制御端子44の電圧に対する
利得の変化率すなわち利得制御感度は、トランジスタ2
3.24よりなる第3のトランジスタ対のエミッタ抵抗
によって変化することができる。従って、電圧制限回路
を働かせるに十分な感度に設定することができる。
利得の変化率すなわち利得制御感度は、トランジスタ2
3.24よりなる第3のトランジスタ対のエミッタ抵抗
によって変化することができる。従って、電圧制限回路
を働かせるに十分な感度に設定することができる。
また、利得制御端子44の電圧■44がさらに低くなり
、V 44 (V x 7 V Dとなった場合、電
圧制限ダイオード27は導通状態となるため、トランジ
スタ23のベース電位は’I”IT VD、すなわち
、トランジスタ24のベース電位より低くならない。
、V 44 (V x 7 V Dとなった場合、電
圧制限ダイオード27は導通状態となるため、トランジ
スタ23のベース電位は’I”IT VD、すなわち
、トランジスタ24のベース電位より低くならない。
又、ダイオード27と28及びトランジスタ23゜24
の特性上の不一致などにより、トランジスタ23を流れ
る電流がトランジスタ24を流れる電流により若干少な
くなっても、第1と第2のトランジスタ対による利得に
差があるため、第1のトランジスタ対の利得が第2のト
ランジスタ対の利得以下となる程、トランジスタ23に
流れる電流が減少しない限り、出力位相の反転あるいは
利得無限小という事はない。
の特性上の不一致などにより、トランジスタ23を流れ
る電流がトランジスタ24を流れる電流により若干少な
くなっても、第1と第2のトランジスタ対による利得に
差があるため、第1のトランジスタ対の利得が第2のト
ランジスタ対の利得以下となる程、トランジスタ23に
流れる電流が減少しない限り、出力位相の反転あるいは
利得無限小という事はない。
一般に、同一規格のトランジスタ及びダイオードを用い
た場合、上述の如き特性上の不一致は、無視できる位に
小さいため、出力位相が反転することはない。増して、
本発明の回路をLSI化した場合には、各素子の整合性
は極めて良くなるので、前記の様な位相反転という現象
は生じない。
た場合、上述の如き特性上の不一致は、無視できる位に
小さいため、出力位相が反転することはない。増して、
本発明の回路をLSI化した場合には、各素子の整合性
は極めて良くなるので、前記の様な位相反転という現象
は生じない。
以上の説明は、第1のトランジスタ対の利得が第2のト
ランジスタ対の利得より大きい場合について説明したが
、逆に第2のトランジスタ対の利得が第1のトランジス
タ対より大きい場合についても、本質的には何等変わる
ところがなく、出力信号の位相が逆となり、電圧制限ダ
イオードの極性を逆にすれば良い。
ランジスタ対の利得より大きい場合について説明したが
、逆に第2のトランジスタ対の利得が第1のトランジス
タ対より大きい場合についても、本質的には何等変わる
ところがなく、出力信号の位相が逆となり、電圧制限ダ
イオードの極性を逆にすれば良い。
また、この実施例においては、電源端子18に正の電源
電圧を与えるものとしているが、電源端子1日を接地と
し、第1図の接地を負の電源としても回路が本質的な変
化をしない事は明らかである。
電圧を与えるものとしているが、電源端子1日を接地と
し、第1図の接地を負の電源としても回路が本質的な変
化をしない事は明らかである。
〔発明の効果]
以上説明したように本発明は、利得を相違させた第1の
トランジスタ対と第2のトランジスタ対の出力を合威し
、かつベース接地増幅器で周波数特性を改善し、更に第
1及び第2のトランジスタ対の直流電流を制御して利得
を制御し得る第3のトランジスタ対に電圧制限回路を設
けているので、出力位相が利得制御電圧によって反転さ
れることなく利得の変化が可能な可変利得増幅器を構成
することができる。また、この構成では結合コンデンサ
等を使用せず、基本的にトランジスタと抵抗で回路が構
成できるため、モノリシックIC化が容易であり、増幅
器の小型化、高集積化が実現できる。
トランジスタ対と第2のトランジスタ対の出力を合威し
、かつベース接地増幅器で周波数特性を改善し、更に第
1及び第2のトランジスタ対の直流電流を制御して利得
を制御し得る第3のトランジスタ対に電圧制限回路を設
けているので、出力位相が利得制御電圧によって反転さ
れることなく利得の変化が可能な可変利得増幅器を構成
することができる。また、この構成では結合コンデンサ
等を使用せず、基本的にトランジスタと抵抗で回路が構
成できるため、モノリシックIC化が容易であり、増幅
器の小型化、高集積化が実現できる。
第1図は本発明の一実施例の回路図、第2図は従来の可
変利得増幅器の回路図である。 1〜6・・・トランジスタ、7.8・・・抵抗、9・・
・定電流源、10.11・・・抵抗、12.13・・・
利得制御端子、14.15・・・入力端子、16.17
・・・出力端子、18・・・電源端子、19.20・・
・トランジスタ(第1のトランジスタ対)、21.22
・・・トランジスタ(第2のトランジスタ対)、 23.24・・・トランジスタ(ベース接地増幅器)、
25.26・・・トランジスタ(第3のトランジスタ対
)、27 29〜36 38 39 42 43 45・・・ハイ 28・・・電圧制御用ダイオード、 ・・・抵抗、37・・・定電圧源、 ・・・入力端子、40.41・・・出力端子、・・・負
荷抵抗、44・・・利得制御端子、アス端子。 第 図
変利得増幅器の回路図である。 1〜6・・・トランジスタ、7.8・・・抵抗、9・・
・定電流源、10.11・・・抵抗、12.13・・・
利得制御端子、14.15・・・入力端子、16.17
・・・出力端子、18・・・電源端子、19.20・・
・トランジスタ(第1のトランジスタ対)、21.22
・・・トランジスタ(第2のトランジスタ対)、 23.24・・・トランジスタ(ベース接地増幅器)、
25.26・・・トランジスタ(第3のトランジスタ対
)、27 29〜36 38 39 42 43 45・・・ハイ 28・・・電圧制御用ダイオード、 ・・・抵抗、37・・・定電圧源、 ・・・入力端子、40.41・・・出力端子、・・・負
荷抵抗、44・・・利得制御端子、アス端子。 第 図
Claims (1)
- 1、デジタル搬送波伝送方式の変調波を復調して得られ
る多値ベースバンド信号を増幅する可変利得増幅器にお
いて、多値ベースバンド信号を入力としかつエミッタ抵
抗を有する第1のトランジスタ対と、この第1トランジ
スタ対と同一の信号を入力としかつ第1トランジスタ対
と異なる値のエミッタ抵抗を有する第2のトランジスタ
対と、前記第1及び第2のトランジスタ対の相互に逆相
関係にあるコレクタ出力信号が合成された合成信号を入
力とする2つのベース接地増幅器と、前記第1及び第2
のトランジスタ対の定電流源となり一方のベース電位が
他方のベース電位より低くならない様な電圧制限回路を
有する第3のトランジスタ対と、前記第3トランジスタ
対の各々のトランジスタに抵抗を通して電流を供給する
定電流源とを備えることを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182002A JPH077895B2 (ja) | 1989-07-14 | 1989-07-14 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182002A JPH077895B2 (ja) | 1989-07-14 | 1989-07-14 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346407A true JPH0346407A (ja) | 1991-02-27 |
| JPH077895B2 JPH077895B2 (ja) | 1995-01-30 |
Family
ID=16110605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182002A Expired - Fee Related JPH077895B2 (ja) | 1989-07-14 | 1989-07-14 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077895B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177839B1 (en) * | 1998-02-20 | 2001-01-23 | Nec Corporation | Variable gain amplifier circuit |
| US6376590B2 (en) | 1999-10-28 | 2002-04-23 | 3M Innovative Properties Company | Zirconia sol, process of making and composite material |
-
1989
- 1989-07-14 JP JP1182002A patent/JPH077895B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177839B1 (en) * | 1998-02-20 | 2001-01-23 | Nec Corporation | Variable gain amplifier circuit |
| US6376590B2 (en) | 1999-10-28 | 2002-04-23 | 3M Innovative Properties Company | Zirconia sol, process of making and composite material |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077895B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| KR19990072771A (ko) | 이득가변증폭회로 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| JPS6156642B2 (ja) | ||
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| JP3382128B2 (ja) | 差動増幅器 | |
| JPH0447488B2 (ja) | ||
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US3946325A (en) | Transistor amplifier | |
| US4271394A (en) | Amplifier circuit | |
| US3938055A (en) | High performance differential amplifier | |
| JP2003023331A (ja) | 可変利得増幅器 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US4167708A (en) | Transistor amplifier | |
| JPH077895B2 (ja) | 可変利得増幅器 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JP3392682B2 (ja) | ミキサー回路 | |
| US4935704A (en) | Low distortion linear amplifier with high-level output | |
| JPH10322135A (ja) | ミキサ回路 | |
| JPH0527282B2 (ja) | ||
| JP2000114929A (ja) | インピーダンス回路及び移相器 | |
| JP2607678B2 (ja) | 差動増幅回路 | |
| JP3752029B2 (ja) | ラインレシーバ | |
| KR830001979B1 (ko) | 전력 증폭 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |