JPH0347023B2 - - Google Patents
Info
- Publication number
- JPH0347023B2 JPH0347023B2 JP61165703A JP16570386A JPH0347023B2 JP H0347023 B2 JPH0347023 B2 JP H0347023B2 JP 61165703 A JP61165703 A JP 61165703A JP 16570386 A JP16570386 A JP 16570386A JP H0347023 B2 JPH0347023 B2 JP H0347023B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- multiplex
- distribution device
- channel distribution
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000006978 adaptation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Radar Systems Or Details Thereof (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は夫々１つの入力側と、出力側とから成
るポートｎ個を具備し、さらに、夫々１つの入力
側と出力側とから成るｎ／２個のインターフエー
スと監視部とを有する第１のデジタル信号−チヤ
ネル部分分配装置を具備し、前記インターフエー
スの入力側は前記ポートの第１半部の入力側と接
続され、前記インターフエースの出力側は前記ポ
ートの第２半部の出力側と接続されており、前記
監視部はマルチプレクス−アドレス、マルチプレ
クス−通報情報、マルチプレクスクロツクを送出
するように構成されており、さらに夫々１つの入
力側と出力側とから成るｎ／２個のインターフエ
ースと別の監視部とを有する第２の部分デジタル
信号−チヤネル分配装置を具備し、前記インター
フエースの入力側は前記ポートの第２半部の入力
側と接続され前記インターフエースの出力側はポ
ート第１半部の出力側と接続され、さらに前記別
の監視部はマルチプレクスアドレス、マルチプレ
クス−通報情報マルチプレクス−クロツクを送出
するように構成されているものに関する。
るポートｎ個を具備し、さらに、夫々１つの入力
側と出力側とから成るｎ／２個のインターフエー
スと監視部とを有する第１のデジタル信号−チヤ
ネル部分分配装置を具備し、前記インターフエー
スの入力側は前記ポートの第１半部の入力側と接
続され、前記インターフエースの出力側は前記ポ
ートの第２半部の出力側と接続されており、前記
監視部はマルチプレクス−アドレス、マルチプレ
クス−通報情報、マルチプレクスクロツクを送出
するように構成されており、さらに夫々１つの入
力側と出力側とから成るｎ／２個のインターフエ
ースと別の監視部とを有する第２の部分デジタル
信号−チヤネル分配装置を具備し、前記インター
フエースの入力側は前記ポートの第２半部の入力
側と接続され前記インターフエースの出力側はポ
ート第１半部の出力側と接続され、さらに前記別
の監視部はマルチプレクスアドレス、マルチプレ
クス−通報情報マルチプレクス−クロツクを送出
するように構成されているものに関する。
ジーメンス刊行物
“Digitalsignal‐Kanalverteiler DKV t2”注
文番号S42023−A750−A1−１−29から既に公知
のデジタル信号−チヤネル分配装置によつてはそ
のポートを通過する８つの2Mbit／Ｓ信号の
64Kbit／Ｓチヤネルが任意に分配配列され得る。
特別な動作の場合には２つのデジタル信号−チヤ
ネル分配装置DKVt２（以下部分デジタル信号−
チヤネル分配装置と称する）の合成接続により、
最大の配列構成容量が倍加され得る。その際両部
分デジタル信号−チヤネル分配装置DKVt２の
各々は１つの信号方向のみを処理する。両機器間
の接続線路によつて、両信号方向間で必要な結
合、例えば通報ビツトの挿入が図られる。
文番号S42023−A750−A1−１−29から既に公知
のデジタル信号−チヤネル分配装置によつてはそ
のポートを通過する８つの2Mbit／Ｓ信号の
64Kbit／Ｓチヤネルが任意に分配配列され得る。
特別な動作の場合には２つのデジタル信号−チヤ
ネル分配装置DKVt２（以下部分デジタル信号−
チヤネル分配装置と称する）の合成接続により、
最大の配列構成容量が倍加され得る。その際両部
分デジタル信号−チヤネル分配装置DKVt２の
各々は１つの信号方向のみを処理する。両機器間
の接続線路によつて、両信号方向間で必要な結
合、例えば通報ビツトの挿入が図られる。
デジタル信号−チヤネル分配装置はさらにヨー
ロツパ特許出願公開第0142662A1号明細書から公
知である。
ロツパ特許出願公開第0142662A1号明細書から公
知である。
発明の目的
本発明の課題とするところは２つのデジタル信
号−チヤネル分配装置の合成接続を実際上簡単に
実現することである。
号−チヤネル分配装置の合成接続を実際上簡単に
実現することである。
発明の構成
この課題の解決のため第１の発明によれば冒頭
において述べた形式のデジタル信号−チヤネル分
配装置において各部分デジタル信号−チヤネル分
配装置中に固有のマルチプレクス−アドレスによ
り制御される、マルチプレクス−通報情報に対す
るクロツク整合装置が設けられており、第１部分
デジタル信号−チヤネル分配装置の監視部から第
２部分デジタル信号−チヤネル分配装置のクロツ
ク整合部までの間および第２部分デジタル信号−
チヤネル分配装置の監視部から、第１部分デジタ
ル信号−チヤネル分配装置のクロツク整合装置ま
での間にマルチプレクスアドレス、マルチプレク
ス−通報情報、マルチプレクスクロツクに対する
接続路が設けられているのである。
において述べた形式のデジタル信号−チヤネル分
配装置において各部分デジタル信号−チヤネル分
配装置中に固有のマルチプレクス−アドレスによ
り制御される、マルチプレクス−通報情報に対す
るクロツク整合装置が設けられており、第１部分
デジタル信号−チヤネル分配装置の監視部から第
２部分デジタル信号−チヤネル分配装置のクロツ
ク整合部までの間および第２部分デジタル信号−
チヤネル分配装置の監視部から、第１部分デジタ
ル信号−チヤネル分配装置のクロツク整合装置ま
での間にマルチプレクスアドレス、マルチプレク
ス−通報情報、マルチプレクスクロツクに対する
接続路が設けられているのである。
上記課題の解決のため第２の発明によれば、
夫々１つの入力側と、出力側とから成るポートｎ
個を具備し、さらに、夫々１つの入力側と出力側
とから成るｎ／２個のインターフエースと監視部
とを有する第１のデジタル信号−チヤネル部分分
配装置を具備し、前記インターフエースの入力側
は前記ポートの第１半部の入力側と接続され、前
記インターフエースの出力側は前記ポートの第２
半部の出力側と接続されており、前記監視部は、
マルチプレクス−通報情報を送出するように構成
されており、さらに夫々１つの入力側と出力側と
から成るｎ／２個のインターフエースと別の監視
部とを有する第２の部分デジタル信号−チヤネル
分配装置を具備し前記インターフエースの入力側
は前記ポートの第２半部の入力側と接続され前記
インターフエースの出力側はポート第１半部の出
力側と接続され、前記別の監視部はマルチプレク
ス−通報情報を送出するように構成されているも
のにおいて、２つの部分デジタルの信号−チヤネ
ル分配装置の一方において“マスタ”として同期
装置が設けられており、該同期装置は他方の部分
デジタル信号−チヤネル分配装置のクロツク供給
装置へそのマルチプレクスクロツクと同期（リセ
ツト）−信号を送出しさらに、第１部分デジタル
信号−チヤネル分配装置の監視部から第２部分デ
ジタル信号−チヤネル分配装置のマルチプレクス
−通報情報出力側までの間および第２部分デジタ
ル信号−チヤネル分配装置の監視部から第１部分
デジタル信号−チヤネル分配装置のマルチプレク
ス通報情報出力側までの間にマルチプレクス通報
情報に対する接続路が設けられているのである。
夫々１つの入力側と、出力側とから成るポートｎ
個を具備し、さらに、夫々１つの入力側と出力側
とから成るｎ／２個のインターフエースと監視部
とを有する第１のデジタル信号−チヤネル部分分
配装置を具備し、前記インターフエースの入力側
は前記ポートの第１半部の入力側と接続され、前
記インターフエースの出力側は前記ポートの第２
半部の出力側と接続されており、前記監視部は、
マルチプレクス−通報情報を送出するように構成
されており、さらに夫々１つの入力側と出力側と
から成るｎ／２個のインターフエースと別の監視
部とを有する第２の部分デジタル信号−チヤネル
分配装置を具備し前記インターフエースの入力側
は前記ポートの第２半部の入力側と接続され前記
インターフエースの出力側はポート第１半部の出
力側と接続され、前記別の監視部はマルチプレク
ス−通報情報を送出するように構成されているも
のにおいて、２つの部分デジタルの信号−チヤネ
ル分配装置の一方において“マスタ”として同期
装置が設けられており、該同期装置は他方の部分
デジタル信号−チヤネル分配装置のクロツク供給
装置へそのマルチプレクスクロツクと同期（リセ
ツト）−信号を送出しさらに、第１部分デジタル
信号−チヤネル分配装置の監視部から第２部分デ
ジタル信号−チヤネル分配装置のマルチプレクス
−通報情報出力側までの間および第２部分デジタ
ル信号−チヤネル分配装置の監視部から第１部分
デジタル信号−チヤネル分配装置のマルチプレク
ス通報情報出力側までの間にマルチプレクス通報
情報に対する接続路が設けられているのである。
デジタル信号チヤネル分配装置のポートと部分
デジタル信号チヤネル分配装置のインターフエー
スは同一の意味を有する。このように異なつて呼
称するのはたんにわかり易くするためだけであ
る。
デジタル信号チヤネル分配装置のインターフエー
スは同一の意味を有する。このように異なつて呼
称するのはたんにわかり易くするためだけであ
る。
各部分デジタル信号−チヤネル分配装置が夫夫
８つのポートを有する場合、本発明のデジタル信
号−チヤネル分配装置は16のポートを有する。こ
れらポート間では任意に分配配列を行なう訳には
いかない。一方の部分デジタル信号−チヤネル分
配装置は一方の方向の伝送を引受け、他方の部分
デジタル信号−分配装置は逆方向の伝送を行なわ
せる。当該の入力側に一方の部分デジタル信号−
分配装置が配属されている複数ポートの一方の半
部と他方の半部との間では任意に分配配列を行な
うことができる。１つの半部内ではこのことは行
なわれ得るものではない。但し、このようなデジ
タル信号−チヤネル分配装置には大きな必要性が
存する。
８つのポートを有する場合、本発明のデジタル信
号−チヤネル分配装置は16のポートを有する。こ
れらポート間では任意に分配配列を行なう訳には
いかない。一方の部分デジタル信号−チヤネル分
配装置は一方の方向の伝送を引受け、他方の部分
デジタル信号−分配装置は逆方向の伝送を行なわ
せる。当該の入力側に一方の部分デジタル信号−
分配装置が配属されている複数ポートの一方の半
部と他方の半部との間では任意に分配配列を行な
うことができる。１つの半部内ではこのことは行
なわれ得るものではない。但し、このようなデジ
タル信号−チヤネル分配装置には大きな必要性が
存する。
実施例
次に図示の実施例を用いて本発明を説明する。
第１図はポートＴ１〜Ｔ１６を有するデジタル
信号−チヤネル分配装置１を示し、それらのポー
トは夫々１つの入力側ｅ１と出力側ａ１を有す
る。上記分配装置はインターフエースＳ１〜Ｓ８
を有する部分デジタル信号−チヤネル分配装置２
（それらのインターフエースの各々が１つの入力
側ｅ２と出力側ａ２を有する）と、インターフエ
ースＳ９〜Ｓ１６を有する部分デジタル信号−チ
ヤネル分配装置３とを具備し、それらのインター
フエースＳ９〜Ｓ１６には夫々同様に１つの入力
側ｅ２と出力側ａ２が配属されている。上記イン
ターフエースＳ１〜Ｓ１６は各部分デジタル信号
−チヤネル分配装置２，３のポートである。両者
は第２図、第３図に示すように合成接続されてい
る。
信号−チヤネル分配装置１を示し、それらのポー
トは夫々１つの入力側ｅ１と出力側ａ１を有す
る。上記分配装置はインターフエースＳ１〜Ｓ８
を有する部分デジタル信号−チヤネル分配装置２
（それらのインターフエースの各々が１つの入力
側ｅ２と出力側ａ２を有する）と、インターフエ
ースＳ９〜Ｓ１６を有する部分デジタル信号−チ
ヤネル分配装置３とを具備し、それらのインター
フエースＳ９〜Ｓ１６には夫々同様に１つの入力
側ｅ２と出力側ａ２が配属されている。上記イン
ターフエースＳ１〜Ｓ１６は各部分デジタル信号
−チヤネル分配装置２，３のポートである。両者
は第２図、第３図に示すように合成接続されてい
る。
ポートＴ１〜Ｔ８の入力側ｅ１はインターフエ
ースＳ１〜Ｓ８の入力側ｅ２と接続されており、
ポートＴ１〜Ｔ８の出力側ａ１はインターフエー
スＳ９〜Ｓ１６の出力側ａ２と接続されている。
ポートＴ９〜Ｔ１６の入力側ｅ１はインターフエ
ースＳ９〜Ｓ１６の入力側ｅ２と接続され、ポー
トＴ９〜Ｔ１６の出力側ａ１はインターフエース
Ｓ１〜Ｓ８の出力側ａ２と接続されている。
ースＳ１〜Ｓ８の入力側ｅ２と接続されており、
ポートＴ１〜Ｔ８の出力側ａ１はインターフエー
スＳ９〜Ｓ１６の出力側ａ２と接続されている。
ポートＴ９〜Ｔ１６の入力側ｅ１はインターフエ
ースＳ９〜Ｓ１６の入力側ｅ２と接続され、ポー
トＴ９〜Ｔ１６の出力側ａ１はインターフエース
Ｓ１〜Ｓ８の出力側ａ２と接続されている。
上部の合成（相互）接続構成により示されるの
は部分デジタル信号−チヤネル分配装置２がポー
トＴ１〜Ｔ８からＴ９〜Ｔ１６に向つての方向で
のみ分配配列を行ない得、一方、部分デジタル信
号−チヤネル分配装置３はポートＴ９〜Ｔ１６か
らポートＴ１〜Ｔ９に向つての逆方向の伝送方向
を引受けるということである。
は部分デジタル信号−チヤネル分配装置２がポー
トＴ１〜Ｔ８からＴ９〜Ｔ１６に向つての方向で
のみ分配配列を行ない得、一方、部分デジタル信
号−チヤネル分配装置３はポートＴ９〜Ｔ１６か
らポートＴ１〜Ｔ９に向つての逆方向の伝送方向
を引受けるということである。
第２図はデジタル信号−分配装置１とその中の
部分デジタル信号−分配装置２，３を示し、これ
らは第１図に示すように配線されており、第１発
明構成による回路整合装置を有する。
部分デジタル信号−分配装置２，３を示し、これ
らは第１図に示すように配線されており、第１発
明構成による回路整合装置を有する。
部分デジタル信号−チヤネル分配装置２，３は
公知のように、監視部４，１４（この中にはマル
チプレクス−アドレスMA２，MA３、マルチプ
レクス−通報情報MMI２ａ，MMI３ａ、マルチ
プレクスクロツクMT２が加わる）、クロツク整
合装置６，１６を備えている。これらのクロツク
整合装置にはマルチプレクス−アドレスMA２，
MA３が端子５，１５を介して供給される。クロ
ツク整合装置６，１６は夫々１つの８→１（８か
ら１への多重切換）マルチプレクサ６ａ，１６ａ
（夫々IC回路74RC251）と、夫々８つのアドレス
制御可能な状態にしたがつて動作するRS−切換
段（アドレス制御可能８ビツト−ラツチ）６ｂ，
１６ｂ（夫々IC回路74HC259）とを備えている。
公知のように、監視部４，１４（この中にはマル
チプレクス−アドレスMA２，MA３、マルチプ
レクス−通報情報MMI２ａ，MMI３ａ、マルチ
プレクスクロツクMT２が加わる）、クロツク整
合装置６，１６を備えている。これらのクロツク
整合装置にはマルチプレクス−アドレスMA２，
MA３が端子５，１５を介して供給される。クロ
ツク整合装置６，１６は夫々１つの８→１（８か
ら１への多重切換）マルチプレクサ６ａ，１６ａ
（夫々IC回路74RC251）と、夫々８つのアドレス
制御可能な状態にしたがつて動作するRS−切換
段（アドレス制御可能８ビツト−ラツチ）６ｂ，
１６ｂ（夫々IC回路74HC259）とを備えている。
マルチプレクス−アドレスMA３は端子８を介
して、また、マルチプレクス−通報情報MMI３
ａは端子１０を介して、クロツク整合装置６にお
けるアドレス制御可能な８ビツトラツチ６ｂに供
給される。８から１への多重切換用マルチプレク
サ６ａは端子５におけるマルチプレクス−アドレ
スMA２により制御されて８ビツトラツチ６ｂの
出力信号を集束し、これをマルチプレクス−通報
情報MMI２ｂとして端子７に送出する。
して、また、マルチプレクス−通報情報MMI３
ａは端子１０を介して、クロツク整合装置６にお
けるアドレス制御可能な８ビツトラツチ６ｂに供
給される。８から１への多重切換用マルチプレク
サ６ａは端子５におけるマルチプレクス−アドレ
スMA２により制御されて８ビツトラツチ６ｂの
出力信号を集束し、これをマルチプレクス−通報
情報MMI２ｂとして端子７に送出する。
マルチプレクスクロツクMT２は端子１１を介
して、また、マルチプレクス−通報情報は端子１
２を介して、またマルチプレクス−アドレスMA
２は端子１３を介してクロツク整合装置１６にお
けるアドレス制御可能な８ビツトラツチ１６ｂに
達する。８から１への多重切換用マルチプレクサ
１６ａは端子１５におけるマルチプレクス−アド
レスMA３により制御されて、８ビツト−ラツチ
１６ｂの出力信号を集束し、これをマルチプレク
ス−通報情報MMI３ｂとして端子１７に送出す
る。
して、また、マルチプレクス−通報情報は端子１
２を介して、またマルチプレクス−アドレスMA
２は端子１３を介してクロツク整合装置１６にお
けるアドレス制御可能な８ビツトラツチ１６ｂに
達する。８から１への多重切換用マルチプレクサ
１６ａは端子１５におけるマルチプレクス−アド
レスMA３により制御されて、８ビツト−ラツチ
１６ｂの出力信号を集束し、これをマルチプレク
ス−通報情報MMI３ｂとして端子１７に送出す
る。
第３図はクロツク整合（回路）装置１６の基本
接続構成図であり、この装置はIC回路74HC251
１６ａ及び74HC259１６ｂで実現されている。
IC回路74HC259はここで用いられている動作形
式ではデマルチプレクサ１８と８つのＤフリツプ
フロツプとによつて形成され得、その際それらの
Ｄフリツプフロツプのうち右外方にあるものに１
９で示してある。IC回路７４HC251はマルチプ
レクサ２０を有する。
接続構成図であり、この装置はIC回路74HC251
１６ａ及び74HC259１６ｂで実現されている。
IC回路74HC259はここで用いられている動作形
式ではデマルチプレクサ１８と８つのＤフリツプ
フロツプとによつて形成され得、その際それらの
Ｄフリツプフロツプのうち右外方にあるものに１
９で示してある。IC回路７４HC251はマルチプ
レクサ２０を有する。
第４図はマルチプレクサクロツクMT２、マル
チプレクス−アドレスMA２を示し、それらの３
つのパルスはマルチプレクス−クロツクMT２の
周期において１つの３桁コード語を形成し、これ
はポートに対するアドレスA0〜Ａ７である。マ
ルチプレクス−通報情報線路MMI２ａは第４図
中破線で示すように、第３図中の第１ポートＴ１
に対する情報をマルチプレクサ１８と投入接続さ
れたＤ−フリツプフロツプ１９とデマルチプレク
サ２０とを介して伝送する。要するにマルチプレ
クス−通報情報MMI２ａはデマルチプレクサ１
８にて分解されマルチプレクサ２０にてマルチプ
レクサMA３により制御されてマルチプレクサ−
通報情報MMI３ｂとして今や部分デジタル信号
−チヤネル分配装置３のタイミングで合成され
る。
チプレクス−アドレスMA２を示し、それらの３
つのパルスはマルチプレクス−クロツクMT２の
周期において１つの３桁コード語を形成し、これ
はポートに対するアドレスA0〜Ａ７である。マ
ルチプレクス−通報情報線路MMI２ａは第４図
中破線で示すように、第３図中の第１ポートＴ１
に対する情報をマルチプレクサ１８と投入接続さ
れたＤ−フリツプフロツプ１９とデマルチプレク
サ２０とを介して伝送する。要するにマルチプレ
クス−通報情報MMI２ａはデマルチプレクサ１
８にて分解されマルチプレクサ２０にてマルチプ
レクサMA３により制御されてマルチプレクサ−
通報情報MMI３ｂとして今や部分デジタル信号
−チヤネル分配装置３のタイミングで合成され
る。
マルチプレクス−通報情報MMI２ａは例えば
緊急性及び非緊急性のアラーム通報又はシグナリ
ングフレームのアラーム通報を含み、上記通報は
ポートＴ１〜Ｔ８と接続された機器に戻されねば
ならない。従つてそれら通報は端子１７を介して
部分デジタル信号−チヤネル分配装置３に供給さ
れこの装置はポートＴ１〜Ｔ８の出力側ａ１を介
して応答を送出する。
緊急性及び非緊急性のアラーム通報又はシグナリ
ングフレームのアラーム通報を含み、上記通報は
ポートＴ１〜Ｔ８と接続された機器に戻されねば
ならない。従つてそれら通報は端子１７を介して
部分デジタル信号−チヤネル分配装置３に供給さ
れこの装置はポートＴ１〜Ｔ８の出力側ａ１を介
して応答を送出する。
クロツク整合装置１６により、マルチプレクス
−通報情報MMI２ａはマルチプレクスクロツク
MT２及びマルチプレクスアドレスMA２（これ
は個々のポートＴ１〜Ｔ８への通報情報の対応づ
けを可能にする）の同時送出の際部分デジタル信
号−チヤネル分配装置３のマルチプレクス−アド
レスMA３に整合されるようになる。逆方向のマ
ルチプレクス−通報情報MMI３ａは相応に処理
される。
−通報情報MMI２ａはマルチプレクスクロツク
MT２及びマルチプレクスアドレスMA２（これ
は個々のポートＴ１〜Ｔ８への通報情報の対応づ
けを可能にする）の同時送出の際部分デジタル信
号−チヤネル分配装置３のマルチプレクス−アド
レスMA３に整合されるようになる。逆方向のマ
ルチプレクス−通報情報MMI３ａは相応に処理
される。
第５図は第１図に示すようなデジタル信号−チ
ヤネル分配装置１及び部分デジタル信号−チヤネ
ル分配装置２，３に第２番目発明技術構成による
回路整合装置を備えたものを示す。第２図の第１
発明技術構成に比してクロツク整合装置６，１６
及び接続路５，８，１０，１１，１３，１５が省
略されている。部分デジタル信号−チヤネル分配
装置２はそのために“マスタ”として同期装置２
１を有してこの同期装置はマルチプレクスクロツ
クMT、同期、リセツトパルスＳを、“スレーブ”
としての部分デジタル信号−チヤネル分配装置３
のクロツク供給装置２２へ送出する。同期ないし
リセツトパルスＳはクロツク分周器カスケード
（２進カウンタ）のクリヤ入力側へ加えられる。
同期動作はやはりセツト（“プリセツト”−入力
側”−）入力側を介して可能である。
ヤネル分配装置１及び部分デジタル信号−チヤネ
ル分配装置２，３に第２番目発明技術構成による
回路整合装置を備えたものを示す。第２図の第１
発明技術構成に比してクロツク整合装置６，１６
及び接続路５，８，１０，１１，１３，１５が省
略されている。部分デジタル信号−チヤネル分配
装置２はそのために“マスタ”として同期装置２
１を有してこの同期装置はマルチプレクスクロツ
クMT、同期、リセツトパルスＳを、“スレーブ”
としての部分デジタル信号−チヤネル分配装置３
のクロツク供給装置２２へ送出する。同期ないし
リセツトパルスＳはクロツク分周器カスケード
（２進カウンタ）のクリヤ入力側へ加えられる。
同期動作はやはりセツト（“プリセツト”−入力
側”−）入力側を介して可能である。
この装置構成においてもマルチプレクス−通報
情報MMI２及びMMI３はそのつど他方の部分デ
ジタル信号−チヤネル分配装置２ないし３に伝送
されねばならない。但し、クロツク整合装置は不
要である、それというのは部分デジタル信号−チ
ヤネル分配装置３は固有のマルチプレクスクロツ
クで動作せず、リセツトパルスＳを用いてそのマ
ルチプレクスアドレスは部分デジタル信号−チヤ
ネル分配装置２のそれと同期して形成されるから
である。
情報MMI２及びMMI３はそのつど他方の部分デ
ジタル信号−チヤネル分配装置２ないし３に伝送
されねばならない。但し、クロツク整合装置は不
要である、それというのは部分デジタル信号−チ
ヤネル分配装置３は固有のマルチプレクスクロツ
クで動作せず、リセツトパルスＳを用いてそのマ
ルチプレクスアドレスは部分デジタル信号−チヤ
ネル分配装置２のそれと同期して形成されるから
である。
マルチプレクス−クロツクMTは制御クロツク
STを介して、例えばマルチプレクス−アドレス
MA２，MA３を介して部分デジタル信号−チヤ
ネル分配装置２，３におけるすべての機器機能を
制御する。すべての制御クロツクが同期状態に保
たれるためにはスレーブ機器３のクロツク供給装
置２２はマスタ機器２により例えば周期的リセツ
トパルスＳにより同期される。これによつて、マ
ルチプレクス−通報情報MMI２，MMI３は相互
に同期状態におかれ、クロツク整合装置を要しな
い。
STを介して、例えばマルチプレクス−アドレス
MA２，MA３を介して部分デジタル信号−チヤ
ネル分配装置２，３におけるすべての機器機能を
制御する。すべての制御クロツクが同期状態に保
たれるためにはスレーブ機器３のクロツク供給装
置２２はマスタ機器２により例えば周期的リセツ
トパルスＳにより同期される。これによつて、マ
ルチプレクス−通報情報MMI２，MMI３は相互
に同期状態におかれ、クロツク整合装置を要しな
い。
発明の効果
本発明によれば２つのデジタル信号−分配装置
の合成接続を簡単に実現できるという効果が奏さ
れる。
の合成接続を簡単に実現できるという効果が奏さ
れる。
第１図は本発明のデジタル信号−チヤネル分配
装置の第１、第２発明の実施例をたんにそれのポ
ートとインターフエースとの間の接続路を伴つて
示す構成図、第２図は第１発明の実施例に対する
部分デジタル信号−チヤネル分配装置における回
路整合構成を示す概念図、第３図は第１発明の実
施例に対するクロツク整合装置の構成図、第４図
は第１発明の実施例に対するパルス波形図、第５
図は第２発明の実施例に対する部分デジタル信号
−チヤネル分配装置における回路整合構成を示す
概念図である。 Ｔ１〜Ｔ１６…ポート、Ｓ１〜Ｓ８、Ｓ９〜Ｓ
１６…インターフエース、２，３…部分デジタル
信号−分配装置。
装置の第１、第２発明の実施例をたんにそれのポ
ートとインターフエースとの間の接続路を伴つて
示す構成図、第２図は第１発明の実施例に対する
部分デジタル信号−チヤネル分配装置における回
路整合構成を示す概念図、第３図は第１発明の実
施例に対するクロツク整合装置の構成図、第４図
は第１発明の実施例に対するパルス波形図、第５
図は第２発明の実施例に対する部分デジタル信号
−チヤネル分配装置における回路整合構成を示す
概念図である。 Ｔ１〜Ｔ１６…ポート、Ｓ１〜Ｓ８、Ｓ９〜Ｓ
１６…インターフエース、２，３…部分デジタル
信号−分配装置。
Claims (1)
- 【特許請求の範囲】 １ 夫々１つの入力側ｅ１と、出力側ａ１とから
成るポートｎ個Ｔ１〜Ｔ１６を具備し、さらに
夫々１つの入力側ｅ２と出力側ａ２とから成る
ｎ／２個のインターフエースＳ１〜Ｓ８と監視部
４とを有する第１のデジタル信号−チヤネル部分
分配装置２を具備し、前記インターフエースの入
力側ｅ２は前記ポートの第１半部Ｔ１〜Ｔ８の入
力側ｅ１と接続され、前記インターフエースの出
力側ａ２は前記ポートの第２半部Ｔ９〜Ｔ１６の
出力側ａ１と接続されており、前記監視部はマル
チプレクス−アドレスMA２、マルチプレクス−
通報情報MMI２ａ、マルチプレクスクロツク
MT２を送出するように構成されており、さらに
夫々１つの入力側ｅ２と出力側ａ２とから成る
ｎ／２個のインターフエースＳ９〜Ｓ１６と別の
監視部１４とを有する第２の部分デジタル信号−
チヤネル分配装置３を具備し、前記インターフエ
ースＳ９〜Ｓ１６の入力側ｅ２は前記ポートの第
２半部Ｔ９〜Ｔ１６の入力側ｅ１と接続され前記
インターフエースの出力側ａ２はポート第１半部
Ｔ１〜Ｔ８の出力側ａ１と接続され、さらに前記
別の監視部１４はマルチプレクスアドレスMA
３、マルチプレクス−通報情報MMI３ａ、マル
チプレクス−クロツクMT３を送出するように構
成されているものにおいて各部分デジタル信号−
チヤネル分配装置２，３中に固有のマルチプレク
ス−アドレスMA２，MA３により制御される、
マルチプレクス−通報情報MMI２ａ，MMI３ａ
に対するクロツク整合装置６，１６が設けられて
おり、第１部分デジタル信号−チヤネル分配装置
２の監視部４から第２部分デジタル信号−チヤネ
ル分配装置３のクロツク整合部１６までの間およ
び第２部分デジタル信号−チヤネル分配装置３の
監視部１４から、第１部分デジタル信号−チヤネ
ル分配装置２のクロツク整合装置６までの間にマ
ルチプレクスアドレスMA２，MA３、マルチプ
レクス−通報情報MMI２ａ，MMI３ａ、マルチ
プレクスクロツクMT２，MT３に対する接続路
８〜１３が設けられていることを特徴とするデジ
タル信号−チヤネル分配装置。 ２ 夫々１つの入力側ｅ１と、出力側ａ１とから
成るポートｎ個Ｔ１〜Ｔ１６を具備し、さらに、
夫々１つの入力側ｅ２と出力側ａ２とから成る
ｎ／２個のインターフエースＳ１〜Ｓ８と監視部
４とを有する第１のデジタル信号−チヤネル部分
分配装置２を具備し、前記インターフエースの入
力側ｅ２は前記ポートの第１半部Ｔ１〜Ｔ８の入
力側ｅ１と接続され、前記インターフエースの出
力側ａ２は前記ポートの第２半部Ｔ９〜Ｔ１６の
出力側ａ１と接続されており、前記監視部はマル
チプレクス−通報情報MMI２を送出するように
構成されており、さらに夫々１つの入力側ｅ２と
出力側ａ２とから成るｎ／２個のインターフエー
スＳ９〜Ｓ１６と別の監視部１４とを有する第２
の部分デジタル信号−チヤネル分配装置３を具備
し前記インターフエースＳ９〜Ｓ１６の入力側ｅ
２は前記ポートの第２半部Ｔ９〜Ｔ１６の入力側
ｅ１と接続され前記インターフエースの出力側ａ
２はポート第１半部Ｔ１〜Ｔ８の出力側ａ１と接
続され、前記別の監視部１４はマルチプレクス−
通報情報MMI３を送出するように構成されてい
るものにおいて、２つの部分デジタルの信号−チ
ヤネル分配装置の一方２において“マスタ”とし
て同期装置２１が設けられており、該同期装置は
他方の部分デジタル信号−チヤネル分配装置３の
クロツク供給装置２２へそのマルチプレクスクロ
ツクMTと同期（リセツト）−信号Ｓを送出しさ
らに、第１部分デジタル信号−チヤネル分配装置
２の監視部４から第２部分デジタル信号−チヤネ
ル分配装置３のマルチプレクス−通報情報出力側
１７までの間および第２部分デジタル信号−チヤ
ネル分配装置３の監視部１４から第１部分デジタ
ル信号−チヤネル分配装置２のマルチプレクス通
報情報出力側７までの間マルチプレクス通報情報
MMI２，MMI３に対する接続路９，１２が設け
られていることを特徴とするデジタル信号−チヤ
ネル分配装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3525370 | 1985-07-16 | ||
| DE3525370.3 | 1985-07-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6218844A JPS6218844A (ja) | 1987-01-27 |
| JPH0347023B2 true JPH0347023B2 (ja) | 1991-07-18 |
Family
ID=6275904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61165703A Granted JPS6218844A (ja) | 1985-07-16 | 1986-07-16 | デジタル信号−チヤネル分配装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4726015A (ja) |
| EP (1) | EP0209824B1 (ja) |
| JP (1) | JPS6218844A (ja) |
| AT (1) | ATE46803T1 (ja) |
| AU (2) | AU568041B2 (ja) |
| BR (1) | BR8603335A (ja) |
| CA (1) | CA1260166A (ja) |
| DE (1) | DE3665968D1 (ja) |
| GR (1) | GR861822B (ja) |
| NO (1) | NO167250C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734907A (en) * | 1985-09-06 | 1988-03-29 | Washington University | Broadcast packet switching network |
| US4761647A (en) * | 1987-04-06 | 1988-08-02 | Intel Corporation | Eprom controlled tri-port transceiver |
| US4916331A (en) * | 1988-07-27 | 1990-04-10 | Carrier Corporation | Synchronized input latch circuit with conditioning circuits for AC inputs |
| DE4227736B4 (de) * | 1992-08-21 | 2004-11-25 | Philips Intellectual Property & Standards Gmbh | Netzwerk mit einer Abzweig- und Kanalverteilungsvorrichtung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE369017B (ja) * | 1973-09-27 | 1974-07-29 | Ericsson Telefon Ab L M | |
| US4317198A (en) * | 1979-12-26 | 1982-02-23 | Rockwell International Corporation | Rate converting bit stream demultiplexer and multiplexer |
| GB2071462B (en) * | 1980-03-04 | 1984-03-21 | Standard Telephones Cables Ltd | Digital concentrator switch |
| US4409683A (en) * | 1981-11-18 | 1983-10-11 | Burroughs Corporation | Programmable multiplexer |
| DE3333775A1 (de) * | 1983-09-19 | 1985-04-18 | Siemens AG, 1000 Berlin und 8000 München | Digitalsignal-kanalverteiler |
| JPS61128641A (ja) * | 1984-11-27 | 1986-06-16 | Nec Corp | デ−タ分配回路 |
-
1986
- 1986-07-08 NO NO862761A patent/NO167250C/no unknown
- 1986-07-14 CA CA000513661A patent/CA1260166A/en not_active Expired
- 1986-07-14 AT AT86109626T patent/ATE46803T1/de not_active IP Right Cessation
- 1986-07-14 DE DE8686109626T patent/DE3665968D1/de not_active Expired
- 1986-07-14 GR GR861822A patent/GR861822B/el unknown
- 1986-07-14 EP EP86109626A patent/EP0209824B1/de not_active Expired
- 1986-07-15 AU AU60160/86A patent/AU568041B2/en not_active Ceased
- 1986-07-15 BR BR8603335A patent/BR8603335A/pt not_active IP Right Cessation
- 1986-07-16 JP JP61165703A patent/JPS6218844A/ja active Granted
- 1986-07-16 US US06/886,069 patent/US4726015A/en not_active Expired - Fee Related
-
1987
- 1987-09-16 AU AU78478/87A patent/AU582056B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| NO862761D0 (no) | 1986-07-08 |
| AU568041B2 (en) | 1987-12-10 |
| AU6016086A (en) | 1987-01-22 |
| GR861822B (en) | 1986-11-11 |
| DE3665968D1 (en) | 1989-11-02 |
| NO862761L (no) | 1987-01-19 |
| US4726015A (en) | 1988-02-16 |
| ATE46803T1 (de) | 1989-10-15 |
| CA1260166A (en) | 1989-09-26 |
| EP0209824A1 (de) | 1987-01-28 |
| JPS6218844A (ja) | 1987-01-27 |
| AU582056B2 (en) | 1989-03-09 |
| BR8603335A (pt) | 1987-02-24 |
| AU7847887A (en) | 1987-12-17 |
| NO167250C (no) | 1991-10-16 |
| EP0209824B1 (de) | 1989-09-27 |
| NO167250B (no) | 1991-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685101A (en) | Digital multiplexer for PCM voice channels having a cross-connect capability | |
| JP3803250B2 (ja) | バスマスター切換ユニット | |
| GB2050759A (en) | Multiplexed loop communication systems | |
| US4429391A (en) | Fault and error detection arrangement | |
| JPS592218B2 (ja) | 時分割多重通信網におけるデジタル信号の伝送制御装置 | |
| JPH0347023B2 (ja) | ||
| US4551830A (en) | Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format | |
| USH967H (en) | High speed, long distance, data transmission multiplexing circuit | |
| JPH0531334B2 (ja) | ||
| US4670873A (en) | System for setting up data transmission circuits between a plurality of stations | |
| JPH0215141B2 (ja) | ||
| US5263023A (en) | Data transfer connection between a primary device and a plurality of secondary with a reduced number of links | |
| US5136583A (en) | Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network | |
| HK1006052B (en) | Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network | |
| GB2164821A (en) | Digital tie line | |
| JP2685464B2 (ja) | 同期化回路装置 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| KR0147506B1 (ko) | 개선된 멀티플랙서/디멀티플랙서 | |
| SU1282142A1 (ru) | Многоканальное устройство дл сопр жени | |
| SU415825A1 (ja) | ||
| CA2276605A1 (en) | Method and apparatus to interconnect two or more cross-connects into a single pcm network | |
| JPS6238897B2 (ja) | ||
| SU773931A1 (ru) | Многоканальный коммутатор | |
| KR930006558B1 (ko) | 인터모듈 호연결이 가능한 타임스위치 장치 | |
| KR0164126B1 (ko) | 단위 스위치를 이용한 티유12 공간 스위치 |