JPH0347531B2

JPH0347531B2 -

Info

Publication number: JPH0347531B2
Application number: JP59184817A
Authority: JP
Inventors: Tadashi Kobayashi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-09-04
Filing date: 1984-09-04
Publication date: 1991-07-19
Also published as: JPS6162915A

Description

【発明の詳細な説明】本発明は座標入力装置用位置補正方式に関す
る。

座標入力装置の入力面から入力した文字や図形
などのパターンを、出力装置へ送つて再生し出力
するときに、出力パターンを所望の位置および大
きさで得るための位置補正を行う。

第１図は座標入力装置用位置補正方式を説明す
るためのブロツク図である。座標入力装置１は、
入力面１０上にペン１１で手書き入力されるパタ
ーンに応じて、手書き入力箇所の座標を示す電気
信号（座標信号）を発生し、これを制御装置３へ
送る。制御装置３は、座標信号を画像信号に変換
して、これを画像表示装置２へ送り表示面２０上
に入力パターンの画像を表示させる。この場合に
通常、入力面１０上の原点Oi（あるいはフルスケ
ール点Fi）に入力したときに発生する座標信号
と、表示面２０上の原点Od（あるいはフルスケー
ル点Fd）に表示するための座標信号とは相異す
るのでこれを一致するように位置補正を行う必要
がある。

従来の座標入力装置用位置補正方式では、この
位置補正を、制御装置３に内蔵したプロセツサで
行つている。初期較正時には、スイツチ（図示は
省略）の操作などで初期較正モードを指定したあ
と、まず破線矢印Ａで示すようにペン１１で入力
面１０の原点Oiに入力する。制御装置３内のプ
ロセツサは、このときに送られてくるデイジタル
座標信号と、表示面２０の原点Odの表示をする
ためのデイジタル座標信号とを比較し、両者の差
を示すデイジタル・オフセツト信号を発生してメ
モリーに記憶する。次にペン１１で入力面１０の
フルスケール点Fiに入力したとき送られてくるデ
イジタル座標信号に前記デイジタル・オフセツト
信号を加算（あるいは減算）して、これと、表示
面２０のフルスケール点Fdの表示をするための
デイジタル座標信号との比を示すデイジタル・係
数信号を発生してメモリーに記憶する。入力モー
ド指定時には、制御装置３内のプロセツサは、入
力面１０への入力に応じて送られてくるデイジタ
ル座標信号に対し、まずメモリーから読出したデ
イジタル・オフセツト信号を加算（あるいは減
算）し、次にその加算（あるいは減算）結果にデ
イジタル係数信号を乗算して、位置補正を施した
デイジタル座標信号を作る。制御装置３は、この
位置補正後の座標信号を画像信号に変換して画像
表示装置２へ送る。このように位置補正を施すこ
とにより、例えば表示面２０上にカーソル表示Ｃ
を行つたとき、原点Oiに入力すれば、カーソル
表示Ｃは破線矢印Ｂで示すように原点Odまで表
示位置を移動し、またフルスケール点Fiに入力す
れば、カーソル表示Ｃはフルスケール点Fdへ移
動して、出力パターンは所望の位置および大きさ
で表示される。

しかし、このような従来の座標入力装置用位置
補正方式では、位置補正を制御装置３内のプロセ
ツサでの演算処理によつて行つているため処理速
度が遅く、且つデイジタルのオフセツト信号およ
び係数信号を制御装置３内のメモリーに記憶させ
ているので制御装置３に複数の座標入力装置１を
接続する際にその台数分に対応するメモリー容量
を必要とし、接続できる台数に限度があるという
欠点がある。

本発明の目的は、上述の欠点を除去し処理速度
が速く且つ制御装置への入力装置の接続可能台数
に限度を生じない座標入力装置用位置補正方式を
提供することにある。

本発明の方式は、原点較正時に原点のシフト量
を示す第１の電気信号の電圧を可変するための第
１の可変手段と受信信号の電圧を前記第１の電気
信号の電圧だけシフトして送信する加算回路とを
有する原点補正回路と、フルスケール較正時に座
標の拡大率を示す係数を可変するための第２の可
変手段と受信信号の電圧を前記係数倍して送信す
る係数回路とを有するフルスケール補正回路とを
備え、前記原点補正回路および前記フルスケール
補正回路を縦続接続してその入力端に座標入力装
置への入力座標を示す座標信号を与えその出力端
から位置補正した座標信号を送出するようにした
構成を有する。

次に図面を参照して本発明を詳細に説明する。

第２図は本発明の第１の実施例を示す回路図で
ある。信号X₁は、第１図において入力面１０へ
の入力箇所のＸ座標に比例する電圧のアナログ信
号である。可変抵抗V_Rは、手動ポテンシヨメー
タであり、直流電圧＋Ｖおよび−Ｖの中間の電圧
V_Cのオフセツト信号を得るために設けてある。
加算回路１２は、演算増幅器１３の一方の入力端
に抵抗Ｒを直列接続し、且つその入力端と出力端
との間にもう一つの抵抗Ｒを接続したアナログ加
算回路である。すなわち、加算回路１２は、電圧
V_Cから信号X₁の電圧を差引いた電圧のアナログ
信号である信号X₂を係数回路１５へ送る。係数
回路１５は、演算増幅器１４の一方の入力端に抵
抗Ｒを直列接続し、且つその入力端と出力端との
間に手動の可変抵抗ｒを接続した増幅回路であ
り、信号X₂の電圧−（ｒ／Ｒ）倍した電圧のアナ
ログ信号である信号X₃を送出する。

本実施例の回路を第１図の座標入力装置１側に
設けて、Ｘ座標を示す信号X₁を接続し、同様に
Ｙ座標を示す信号も同一構成の回路に接続して、
両回路の送出信号を制御装置３に送るようにすれ
ば、制御装置３での位置補正は不要になり、且つ
入力操作者は可変抵抗V_Rおよびｒを調整するこ
とにより随時初期較正をすることができる。初期
較正時には、まずペン１１で原点Oiに入力して、
カーソル表示Ｃが原点Odに一致するよう両回路
の可変抵抗V_Rを調整して原点初期較正を行う。
次にペン１１でフルスケール点Fiに入力して、カ
ーソル表示Ｃがフルスケール点Fdに一致するよ
うに両回路の可変抵抗ｒを調整してフルスケール
点初期較正を行う。入力時における信号X₃の電
圧は、信号X₁の電圧からオフセツト信号の電圧
V_Cを減算した値を（ｒ／Ｒ）倍した電圧に等し
くなり、従つて信号X₃は信号X₁に位置補正を施
したアナログ信号になる。

本実施例では、アナログ信号処理によつて位置
補正が即時に行われ、従来のような演算処理時間
を要せず、且つ位置補正のためのデータを記憶す
るメモリーを製御装置３内に設けずに済み、メモ
リー容量の制約による制御装置への入力装置の接
続可能台数の限度は無くなる。

第３図は本実施例の加算回路１２の他の構成例
を示す回路図である。同図の回路は、演算増幅器
１３の二つの入力端におのおの抵抗Ｒを直列接続
し、且つ一方の入力端と出力端との間に他の抵抗
Ｒを接続し他方の入力端と接地との間にもう一つ
の抵抗Ｒを接続したアナログ加算回路である。こ
の回路が送出する信号X₃の電圧は、信号X₁の電
圧からオフセツト信号の電圧V_Cを差引いた値に
なる。

第４図は本実施例の係数回路１５の他の構成例
を示す回路図である。同図の回路は、増幅度が１
より大きい増幅器１７の入力端に、可変抵抗VR
で分圧した信号X₂を与えて、信号X₂の電圧に比
例する電圧の信号X₃を送出する。この回路での
極性は、これを接続する加算回路１２の極性に一
致させれば良い。

第１の実施例は初期較正を手動で行う場合を示
すが、入力時に入力面と表示面との位置補正の度
合いを頻繁に変更するような使い方をする場合に
は、その都度手動で初期較正を行わねばならず煩
わしい。この煩わしさを解消するには、初期較正
を自動的に行うようにすれば良い。以下に自動的
な初期較正を行うようにした実施例を説明する。

第５図は第２の実施例を示すブロツク図であ
り、第１の実施例の加算回路１２に、原点初期較
正時にオフセツト信号を自動的に設定する回路を
付加した構成を有する。スイツチSWは、原点初
期較正モード指定時に閉じて、オフセツト信号の
自動設定のための回路ループを形成させる。加算
回路１２が送出する信号X₂は、増幅器２１を通
り増幅されたあと、アナログーデイジタル変換器
（Ａ／Ｄ）２２でデイジタル信号に変換されて信
号X₂として比較器２３の一方の入力端へ送られ
る。比較器２３の他方の入力端には、原点データ
発生回路２４から、出力面での原点に対応するす
なわちゼロ値を示すデイジタル信号（例えば第１
図の表示面２０の原点Odの表示をするためのデ
イジタル信号）が送られている。比較器２３は、
両入力端に送られてくる両デイジタル信号を比較
し両者の大小関係を示すパルス信号を送出する。

このパルス信号は、原点初期較正時にだけ、ス
イツチSWを介して補正データ発生回路２５へ送
られる。補正データ発生回路２５は、比較器２３
から送られてくるパルス信号に応答して、パルス
信号が示している大小関係が逆転するまで所定の
ステツプ幅で値が順次変化するデイジタル信号を
発生して、これをデイジタル−アナログ変換器
（Ｄ／Ａ）２６へ送る。Ｄ／Ａ２６は、補正デー
タ発生回路２５から送られてくるデイジタル信号
をアナログ信号に変換して、これをオフセツト信
号として加算回路１２へ送る。上述のごとく比較
器２３のパルス信号が示している大小関係が逆転
したとき、補正データ発生回路２５はデイジタル
信号の値を変化させるのを停止し、その時の値を
保持して送出する。このとき、信号X₂の値は実
質的にゼロに収束して、原点初期較正が完了す
る。入力モード時には、スイツチSWが開いてオ
フセツト信号の自動設定のための回路ループは開
放され、オフセツト信号の電圧V_Cは原点初期較
正完了時の値を保持しており、加算回路１２は信
号X₁に原点位置補正を施した信号、すなわち信
号X₁の電圧からオフセツト信号の電圧V_Cを減算
した（あるいは電圧V_Cから信号X₁の電圧を減算
した）値の電圧をもつ信号X₂を送出する。

第６図は本実施例の補正データ発生回路２５の
一構成例を示すブロツク図である。原点初期較正
時にスイツチSWを介し比較器２３から送られて
くるパルス信号は、ゲート回路２８とカウンタ２
７とに送られる。ゲート回路２８は、原点初期較
正の開始時にクロツク信号のパルス列をカウンタ
２７に接続し、そのあとパルス信号が示している
大小関係が逆転したときにクロツク信号のパルス
例のカウンタ２７への接続を中断するゲート機能
をもつ。カウンタ２７は、パルス信号が示す大小
関係を逆転させる向きに、クロツク信号のパルス
例をアツプカウントあるいはダウンカウントする
アツプダウン・カウンタである。カウンタ２７の
カウント結果の値を示すデイジタル信号は、Ｄ／
Ａ２６へ送られる。

第７図は第３の実施例を示すブロツク図であ
り、第１の実施例の手動調整タイプの係数回路１
５の代りに電圧あるいはデータ調整タイプの係数
回路１６を用い、更にフルスケール点初期較正時
に係数を示す電圧VgあるいはデータDgを自動的
に設定する回路を付加した構成を有する。スイツ
チSWは、フルスケール点初期較正時に閉じて係
数の自動設定のための回路ループを形成する。こ
の回路ループは、フルスケール点初期較正時に第
２の実施例における回路ループと同様な動作をし
て、係数の自動設定を行う。すなわち、信号X₂
の電圧を係数倍した電圧の信号X₃は、Ａ／Ｄ２
２でデイジタル信号に変換されて信号X₃となり、
この信号X₃の値が、フルスケール点データ発生
回路２９から送られてくる出力面でのフルスケー
ル点に対応するデイジタル信号（例えば第１図の
表示面２０のフルスケール点Fdを表示するため
のデイジタル信号）に収束するよう動作する。収
束後、補正データ発生回路２５が送出するデイジ
タル信号であるデータDgは収束時の値を保持す
る。入力モード時には、スイツチSWが開き、デ
ータDgは収束時の値を保持しており、係数回路
１６はデータDgあるいはこれをＤ／Ａ２６でア
ナログ変換して得られる電圧Vgに応じて信号X₂
の電圧を係数倍した信号X₃を送出する。従つて、
信号X₃は信号X₂にフルスケール点位置補正を施
した信号になる。

第８図ａおよびｂはそれぞれ、本実施例の係数
回路１６の構成例を示す回路図である。同図ａ
は、電圧調整タイプの回路であり、電界効果トラ
ンジスタＱのソースおよびドレインを演算増幅器
１４の一入力端および出力端に接続した係数回路
である。この回路では、電算効果トランジスタＱ
のゲートに電圧Vgを印加して、電圧Vgの値によ
つてソースおよびドレイン間の抵抗値を変化させ
ることにより、増幅度を変化する。なお、電圧
Vgは第７図のＤ／Ａ２６から送られてくるアナ
ログ信号の電圧である。第８図ｂは、データ調整
タイプの回路であり、データDgにより抵抗値を
可変する可変抵抗３０の両端を演算増幅器１４の
一入力端および出力端に接続した係数回路であ
る。この回路では、可変抵抗３０の制御端に補正
データ発生回路２５の送出データDgを与えて、
データDgの値によつて可変抵抗３０の両端間の
抵抗値を変化させることにより増幅度を変化して
おり、第７図のＤ／Ａ２６を介在させずに済む。

第９図および第１０図はそれぞれ、本発明の第
４および第５の実施例を示すブロツク図であり、
両実施例はいずれもフルスケール点初期較正を自
動的に行う機能を有する。第９図に示す第４の実
施例では、第３の実施例（第７図参照）における
係数回路16およびＡ／Ｄ２２の代りにＡ／Ｄ３１
を用い、Ａ／Ｄ３１のアナログ入力端に信号X₂
を与え、またＡ／Ｄ３１の基準電圧入力端に電圧
Vgのオフセツト信号を与えて、電圧Vgを基準電
圧として信号X₂をデイジタル変換した信号X₃を
送出すると共に比較器２３に送つている。明らか
に、フルスケール点初期較正完了時には、信号
X₃の値と、フルスケール点データ発生回路２９
から送られてくるデイジタル信号の値とは、実質
的に等しくなる。

第１０図に示す第５の実施例では、第３の実施
例（第７図参照）の係数回路１６の代りにＤ／Ａ
３２を用い、Ｄ／Ａ３２の基準電圧入力端に信号
X₂を与え、またＤ／Ａ３２のデイジタル入力端
にデータDgを与えて、信号X₂の電圧を基準電圧
としてデータDgをアナログ変換した信号X₃を送
出すると共にＡ／Ｄ２２へ送つている。明らか
に、フルスケール点初期較正完了時には、信号
X₃の値と、フルスケール点データ発生回路２９
が送出するデイジタル信号の値とは、実質的に等
しくなる。

第２の実施例の加算回路１２と、第３ないし第
５の実施例のうちいずれか一つの回路とを、第１
の実施例の場合と同様に縦続接続すれば、初期較
正を自動的に行う位置補正手段が得られる。なお
第２ないし第５の実施例における比較器２２およ
び補正データ発生回路２５の機能、すなわち信号
X₂あるいはX₃と基準点（原点あるいはフルスケ
ール点）データとの比較機能、およびその比較結
果に応じて補正データを発生し記憶する機能は、
座標入力装置に内蔵したプロセツサを使用しプロ
グラム制御することによつても実現できることは
明らかである。

以上の説明から明らかなように、本発明には従
来よりも処理速度が速く且つ従来のような制御装
置への入力装置の接続可能台数の限度が無い座標
入力装置用位置補正方式を実現できるという効果
がある。

【図面の簡単な説明】

第１図は座標入力装置用補正方式を説明するた
めのブロツク図、第２図ないし第４図は本発明の
実施例を示す回路図、第５図ないし第７図は本発
明の実施例を示すブロツク図、第８図ａおよびｂ
は本発明の実施例を示す回路図、第９図および第
１０図は本発明の実施例を示すブロツク図であ
る。１……座標入力装置、１０……入力面、１１…
…ペン、２……画像表示装置、２０……表示面、
３……制御装置、１２……加算回路、１５，１６
……係数回路、１７，２１……増幅器、２２，３
１……アナログ−デイジタル変換器（Ａ／Ｄ）、
２３……比較器、２４……原点データ発生回路、
２５……補正データ発生回路、２６，３２……デ
イジタル−アナログ変換器（Ｄ／Ａ）。

Claims

【特許請求の範囲】１原点較正時に原点のシフト量を示す第１の電
気信号の電圧を可変するための第１の可変手段と
受信信号の電圧を前記第１の電気信号の電圧だけ
シフトして送信する加算回路とを有する原点補正
回路と、フルスケール較正時に座標の拡大率を示
す係数を可変するための第２の可変手段と受信信
号の電圧を前記係数倍して送信する係数回路とを
有するフルスケール補正回路とを備え、前記原点
補正回路および前記フルスケール補正回路を縦続
接続してその入力端に座標入力装置への入力座標
を示す座標信号を与えその出力端から位置補正し
た座標信号を送信するようにしたことを特徴とす
る座標入力装置用位置補正方式。２前記第１の可変手段は、前記第１の電気信号
の電圧を可変するための可変抵抗器を有する特許
請求の範囲第１項記載の座標入力装置用位置補正
方式。３前記可変抵抗器は手動で前記可変を行える特
許請求の範囲第２項記載の座標入力装置用位置補
正方式。４前記第２の可変手段は、前記係数を可変する
ための可変抵抗器を有する特許請求の範囲第１項
記載の座標入力装置用位置補正方式。５前記可変抵抗器は手動で前記可変を行える特
許請求の範囲第４項記載の座標入力装置用位置補
正方式。６前記第１の可変手段は、前記加算回路の送信
信号をデイジタル変換したデイジタル信号の値と
予め定めた原点データの値とを比較する比較手段
と、前記原点較正時には前記比較手段の比較結果
に応答して前記デイジタル信号の値が前記原点デ
ータの値に収束するよう前記第１の電気信号の電
圧を可変し且つ前記収束したあとには該収束時の
前記第１の電気信号の電圧を保持するオフセツト
信号発生手段とを設けた制御手段を有する特許請
求の範囲第１項記載の座標入力装置用位置補正方
式。７前記第２の可変手段は、前記係数回路の送信
信号をデイジタル変換したデイジタル信号の値と
予め定めたフルスケール点データの値とを比較す
る比較手段と、前記フルスケース較正時には前記
比較手段の比較結果に応答して前記デイジタル信
号の値が前記フルスケール点データの値に収束す
るよう前記係数を可変し且つ前記収束したあとに
は該収束時の前記係数を保持する係数発生手段と
を設けた制御手段を有する特許請求の範囲第１項
記載の座標入力装置用位置補正方式。