JPH0712145B2 - ディジタル制御発振器 - Google Patents
ディジタル制御発振器Info
- Publication number
- JPH0712145B2 JPH0712145B2 JP59192706A JP19270684A JPH0712145B2 JP H0712145 B2 JPH0712145 B2 JP H0712145B2 JP 59192706 A JP59192706 A JP 59192706A JP 19270684 A JP19270684 A JP 19270684A JP H0712145 B2 JPH0712145 B2 JP H0712145B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- conversion circuit
- controlled oscillator
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル形式の制御信号入力に応じて出力
周波数が変化するディジタル制御発振器の改良に関する
ものである。
周波数が変化するディジタル制御発振器の改良に関する
ものである。
従来、制御信号として加えられる入力信号の電圧値に応
じて発振器出力の周波数が変化する電圧制御発振器に、
ディジタル−アナログ変換器を付加し、制御信号をディ
ジタル形式で与えるようにしたディジタル制御発振器が
知られている。
じて発振器出力の周波数が変化する電圧制御発振器に、
ディジタル−アナログ変換器を付加し、制御信号をディ
ジタル形式で与えるようにしたディジタル制御発振器が
知られている。
しかし、この従来のディジタル制御発振器においては、
電圧制御発振器に制御電圧対出力周波数の非直線性があ
ると、それがそのまま現われ、入力ディジタル信号の変
化と出力周波数変化の関係が直線的にならないという欠
点があった。また、これを補正するには複雑高価な非線
形ディジタル−ディジタル変換器またはディジタル−ア
ナログ変換器を必要とする欠点があった。
電圧制御発振器に制御電圧対出力周波数の非直線性があ
ると、それがそのまま現われ、入力ディジタル信号の変
化と出力周波数変化の関係が直線的にならないという欠
点があった。また、これを補正するには複雑高価な非線
形ディジタル−ディジタル変換器またはディジタル−ア
ナログ変換器を必要とする欠点があった。
本発明は、従来のディジタル制御発振器のもつ前述のご
とき欠点を除去し、ディジタル形式の制御信号入力の変
化に対応して直線的に出力周波数が変化するディジタル
制御発振器を簡易安価な回路で得ることを目的とする。
とき欠点を除去し、ディジタル形式の制御信号入力の変
化に対応して直線的に出力周波数が変化するディジタル
制御発振器を簡易安価な回路で得ることを目的とする。
本発明のディジタル制御発振器は、入力ディジタル信号
を第１のアナログ信号に変換する第１のディジタル−ア
ナログ変換回路と、前記入力ディジタル信号を異なるデ
ィジタル信号に変換するディジタル−ディジタル変換回
路と、このディジタル−ディジタル変換回路の出力を第
２のアナログ信号に変換する第２のディジタル−アナロ
グ変換回路と、前記第１のアナログ信号と第２のアナロ
グ信号それぞれに係数を掛けて加算する加算増幅器と、
この加算増幅器の出力で制御される電圧制御発振器とか
ら構成され、この電圧制御発振器の非直線性を，ディジ
タル−ディジタル変換回路と第２のディジタル−アナロ
グ変換回路による補正電圧発生部の作用で除去すること
を特徴とするもので、以下実施例について本発明を詳細
に説明する。
を第１のアナログ信号に変換する第１のディジタル−ア
ナログ変換回路と、前記入力ディジタル信号を異なるデ
ィジタル信号に変換するディジタル−ディジタル変換回
路と、このディジタル−ディジタル変換回路の出力を第
２のアナログ信号に変換する第２のディジタル−アナロ
グ変換回路と、前記第１のアナログ信号と第２のアナロ
グ信号それぞれに係数を掛けて加算する加算増幅器と、
この加算増幅器の出力で制御される電圧制御発振器とか
ら構成され、この電圧制御発振器の非直線性を，ディジ
タル−ディジタル変換回路と第２のディジタル−アナロ
グ変換回路による補正電圧発生部の作用で除去すること
を特徴とするもので、以下実施例について本発明を詳細
に説明する。
第１図は本発明によるディジタル制御発振器の一実施例
のブロツク構成図であり、10はディジタル形式の制御信
号の入力端子、20は第１のディジタル−アナログ変換回
路、30はディジタル−ディジタル変換回路、40は第２の
ディジタル−アナログ変換回路、50は加算増幅器、51,5
2は係数乗算回路、53は加算増幅器出力端子、60は電圧
制御発振器、70はディジタル制御発振器の出力端子であ
る。
のブロツク構成図であり、10はディジタル形式の制御信
号の入力端子、20は第１のディジタル−アナログ変換回
路、30はディジタル−ディジタル変換回路、40は第２の
ディジタル−アナログ変換回路、50は加算増幅器、51,5
2は係数乗算回路、53は加算増幅器出力端子、60は電圧
制御発振器、70はディジタル制御発振器の出力端子であ
る。
第１図において電圧制御発振器60の制御電圧対出力周波
数特性が例えば第２図のごとき特性であり、制御信号入
力端子10には２ビツトのディジタル信号が加えられ、第
１のディジタル−アナログ変換回路20の入出力特性が第
３図（ａ）のごときものであつた場合、従来のディジタ
ル制御発振器では、制御信号入力対出力周波数の関係が
第１表のようになり、直線的な周波数変化が得られない
ことになる。
数特性が例えば第２図のごとき特性であり、制御信号入
力端子10には２ビツトのディジタル信号が加えられ、第
１のディジタル−アナログ変換回路20の入出力特性が第
３図（ａ）のごときものであつた場合、従来のディジタ
ル制御発振器では、制御信号入力対出力周波数の関係が
第１表のようになり、直線的な周波数変化が得られない
ことになる。
本発明においては、第２のディジタル−アナログ変換回
路40とディジタル−ディジタル変換回路30と加算増幅器
50とを用いてこの非直線性を補正するようになすもので
ある。すなわち、第２のディジタル−アナログ変換回路
40の入出力特性が例えば第３図（ｂ）のごときものとし
た場合、加算増幅器50の係数乗算回路51,52でそれぞれ
の入力信号を１倍および0.1倍するように構成し、制御
信号入力端子10に加えられる制御信号（01）に対して３
ビツトのディジタル信号（111）を発生するようにディ
ジタル−ディジタル変換回路30の入出力関係を定めれ
ば、制御信号入力（01）に対して加算増幅器50の出力端
子53には、（第１のディジタル−アナログ変換回路20の
出力電圧１（Ｖ）×１）＋（第２のディジタル−アナロ
グ変換回路40の出力電圧３（Ｖ）×0.1）＝1.3（Ｖ）の
制御電圧が発生し、第２図より出力端子70には1100（H
z）の出力周波数が得られる。同様に制御信号入力端子1
0に加えられる２ビツトのディジタル信号すべてについ
て、ディジタル−ディジタル変換回路30の入出力関係を
第３図（ｅ）のごとく定めれば制御信号入力対出力周波
数の関係が第２表に示すように直線的なディジタル制御
発振部がえられることになる。
路40とディジタル−ディジタル変換回路30と加算増幅器
50とを用いてこの非直線性を補正するようになすもので
ある。すなわち、第２のディジタル−アナログ変換回路
40の入出力特性が例えば第３図（ｂ）のごときものとし
た場合、加算増幅器50の係数乗算回路51,52でそれぞれ
の入力信号を１倍および0.1倍するように構成し、制御
信号入力端子10に加えられる制御信号（01）に対して３
ビツトのディジタル信号（111）を発生するようにディ
ジタル−ディジタル変換回路30の入出力関係を定めれ
ば、制御信号入力（01）に対して加算増幅器50の出力端
子53には、（第１のディジタル−アナログ変換回路20の
出力電圧１（Ｖ）×１）＋（第２のディジタル−アナロ
グ変換回路40の出力電圧３（Ｖ）×0.1）＝1.3（Ｖ）の
制御電圧が発生し、第２図より出力端子70には1100（H
z）の出力周波数が得られる。同様に制御信号入力端子1
0に加えられる２ビツトのディジタル信号すべてについ
て、ディジタル−ディジタル変換回路30の入出力関係を
第３図（ｅ）のごとく定めれば制御信号入力対出力周波
数の関係が第２表に示すように直線的なディジタル制御
発振部がえられることになる。
上述の通り、本発明の構成によれば第１のディジタル−
アナログ変換回路20と第２のディジタル−アナログ変換
回路40の２つを並列に配置している。そして、第１のデ
ィジタル−アナログ変換回路20で制御発振器の出力周波
数の全範囲のうち予め設定された特定の周波数に対する
制御電圧を定め、一方第２のディジタル−アナログ変換
回路40で制御電圧の精度を向上させるために、より小さ
い電圧を設定できるようにし両者の制御電圧を加算増幅
器50で加算して電圧制御発振器に出力している。
アナログ変換回路20と第２のディジタル−アナログ変換
回路40の２つを並列に配置している。そして、第１のデ
ィジタル−アナログ変換回路20で制御発振器の出力周波
数の全範囲のうち予め設定された特定の周波数に対する
制御電圧を定め、一方第２のディジタル−アナログ変換
回路40で制御電圧の精度を向上させるために、より小さ
い電圧を設定できるようにし両者の制御電圧を加算増幅
器50で加算して電圧制御発振器に出力している。
このような構成の採用により、予め設定した特定の周波
数に対する制御電圧の近傍の制御電圧については、第２
のディジタル−アナログ変換回路50の制御電圧により微
調整ができるようになる。これに対して、予め設定され
た特定の周波数間の周波数領域については、微調整がで
きない領域が存在することになる。例えば、制御電圧が
1.5V近傍では、第３図（ｂ）に示されるように第２のデ
ィジタル−アナログ変換回路50の出力電圧の範囲が−4V
から3V（すなわち微調整ができる範囲は−0.4V〜0.3V）
のであるので、上記特定の周波数0Vからも1Vからも微調
整を行うことはできない。しかしながら、制御発振器で
必ずしも全周波数領域について所望の制御電圧の精度を
得る必要はなく、本発明のように特定の周波数のみにつ
いて所望の精度が得られれば十分である。
数に対する制御電圧の近傍の制御電圧については、第２
のディジタル−アナログ変換回路50の制御電圧により微
調整ができるようになる。これに対して、予め設定され
た特定の周波数間の周波数領域については、微調整がで
きない領域が存在することになる。例えば、制御電圧が
1.5V近傍では、第３図（ｂ）に示されるように第２のデ
ィジタル−アナログ変換回路50の出力電圧の範囲が−4V
から3V（すなわち微調整ができる範囲は−0.4V〜0.3V）
のであるので、上記特定の周波数0Vからも1Vからも微調
整を行うことはできない。しかしながら、制御発振器で
必ずしも全周波数領域について所望の制御電圧の精度を
得る必要はなく、本発明のように特定の周波数のみにつ
いて所望の精度が得られれば十分である。
上述の本発明の一実施例に示される精度、すなわち0.1V
で制御電圧の制御を全周周波数領域に対応する0Vから3V
までについて、これを従来の一つのディジタル−アナロ
グ変換回路のみで行おうとすると、32のデータが必要で
あるから少なくとも５ビットの変換回路が必要になる。
これに対して、本発明によればすでに説明した通り、２
つの変換回路が必要になるが個々の変換回路はそれぞれ
２ビットと３ビットの変換回路で実現することができ
る。
で制御電圧の制御を全周周波数領域に対応する0Vから3V
までについて、これを従来の一つのディジタル−アナロ
グ変換回路のみで行おうとすると、32のデータが必要で
あるから少なくとも５ビットの変換回路が必要になる。
これに対して、本発明によればすでに説明した通り、２
つの変換回路が必要になるが個々の変換回路はそれぞれ
２ビットと３ビットの変換回路で実現することができ
る。
従って、変換回路の数は増加するが個々の変換回路はよ
り少ないビット数のものでよいことになる。また、同じ
ビット数の変換回路を用いるのであれば本発明の構成に
よれば、必要な周波数近傍のみより高精度に制御電圧を
設定することも可能である。
り少ないビット数のものでよいことになる。また、同じ
ビット数の変換回路を用いるのであれば本発明の構成に
よれば、必要な周波数近傍のみより高精度に制御電圧を
設定することも可能である。
以上本発明を具体的一実施例について詳細に説明した
が、説明に用いた各定数が本発明の範囲を限定するもの
でないことはいうまでもない。
が、説明に用いた各定数が本発明の範囲を限定するもの
でないことはいうまでもない。
以上説明したように本発明によれば、第１のディジタル
−アナログ変換回路による主制御パスに加えてディジタ
ル−ディジタル変換回路と第２のディジタル−アナログ
変換回路による副制御パスおよびこれら２つの制御パス
の出力を合成する加算増幅器を設け、この加算増幅器の
出力で電圧制御発振器を制御することによりその非直線
性を補正できるので、制御信号入力の変化と出力周波数
変化の関係が直線的で使い易いディジタル制御発振器が
容易に得られる優れた効果がある。
−アナログ変換回路による主制御パスに加えてディジタ
ル−ディジタル変換回路と第２のディジタル−アナログ
変換回路による副制御パスおよびこれら２つの制御パス
の出力を合成する加算増幅器を設け、この加算増幅器の
出力で電圧制御発振器を制御することによりその非直線
性を補正できるので、制御信号入力の変化と出力周波数
変化の関係が直線的で使い易いディジタル制御発振器が
容易に得られる優れた効果がある。
第１図は本発明によるディジタル制御発振器の一実施例
のブロツク構成図、第２図は電圧制御発振器の制御電圧
対出力周波数特性の一例を示す図、第３図は第１図の動
作を説明するためのディジタル−ディジタル変換回路お
よびディジタル−アナログ変換回路の入出力特性例を示
す説明図である。 10……制御信号入力端子、20……第１のディジタル−ア
ナログ変換回路、30……ディジタル−ディジタル変換回
路、40……第２のディジタル−アナログ変換回路、50…
…加算増幅器、60……電圧制御発振器。
のブロツク構成図、第２図は電圧制御発振器の制御電圧
対出力周波数特性の一例を示す図、第３図は第１図の動
作を説明するためのディジタル−ディジタル変換回路お
よびディジタル−アナログ変換回路の入出力特性例を示
す説明図である。 10……制御信号入力端子、20……第１のディジタル−ア
ナログ変換回路、30……ディジタル−ディジタル変換回
路、40……第２のディジタル−アナログ変換回路、50…
…加算増幅器、60……電圧制御発振器。
Claims (1)
- 【請求項１】入力ディジタル信号を第１のアナログ信号
に変換する第１のディジタル−アナログ変換回路と、前
記入力ディジタル信号を異なるディジタル信号に変換す
るディジタル−ディジタル変換回路と、このディジタル
−ディジタル変換回路の出力を第２のアナログ信号に変
換する第２のディジタル−アナログ変換回路と、前記第
１のアナログ信号と第２のアナログ信号それぞれに係数
を掛けて加算する加算増幅器と、この加算増幅器の出力
で制御される電圧制御発振器とから成るディジタル制御
発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192706A JPH0712145B2 (ja) | 1984-09-17 | 1984-09-17 | ディジタル制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192706A JPH0712145B2 (ja) | 1984-09-17 | 1984-09-17 | ディジタル制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6171721A JPS6171721A (ja) | 1986-04-12 |
| JPH0712145B2 true JPH0712145B2 (ja) | 1995-02-08 |
Family
ID=16295696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192706A Expired - Lifetime JPH0712145B2 (ja) | 1984-09-17 | 1984-09-17 | ディジタル制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712145B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2527832Y2 (ja) * | 1989-02-01 | 1997-03-05 | ローム 株式会社 | プログラマブル発振回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5381549U (ja) * | 1976-12-08 | 1978-07-06 |
-
1984
- 1984-09-17 JP JP59192706A patent/JPH0712145B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6171721A (ja) | 1986-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| JPH0478208B2 (ja) | ||
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JPS5810984A (ja) | アナログテレビジヨン信号発生回路 | |
| JPH08293793A (ja) | ビデオ無線周波又は中間周波信号のａ／ｄ変換用回路 | |
| KR19980702855A (ko) | 호모다인 수신기를 위한 평형 압신 델타 변환 | |
| JP3964432B2 (ja) | 変換直線性の改善手段を備えたデジタル・アナログ変換器 | |
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPS61295722A (ja) | Ｄ／ａ変換器のゲイン調整方式 | |
| JP2833070B2 (ja) | トラック／ホールド回路 | |
| JPH08265068A (ja) | 利得制御回路 | |
| JPH0981090A (ja) | 液晶駆動回路 | |
| JPS62204616A (ja) | 並列比較形ａ―ｄ変換器のリファレンス調整方法 | |
| JP2639108B2 (ja) | 液晶表示濃度調整回路 | |
| US7227485B2 (en) | Waveform control circuit | |
| JP2534069B2 (ja) | 出力振幅可変型バイナリトランスバ−サルフィルタ | |
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| JPS6327463Y2 (ja) | ||
| JPS6412407B2 (ja) | ||
| JPS62249528A (ja) | デイジタル−アナログ変換器 | |
| JPS58161529A (ja) | 増幅回路 | |
| JPS6171721A (ja) | デイジタル制御発振器 | |
| JPS61258533A (ja) | 振幅可変ｄａ変換集積回路 | |
| JPH0511446B2 (ja) |