JPH0348427A - バイポーラ半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はバイポーラ半導体装置の分野において、特に高
速動作を有するバイポーラ半導体装置とその製造方法に
関するものであム 従来の技術 バイポーラＬＳＩの高速化・高集積化のためには特に能
動素子であるトランジスタの高速化と微細化が必要であ
り、コレクタ遮断周波数（ｆ！〉の向上と、ベース抵抗
（ｒ＝−）、コレクタ・ベース接合容量（Ｃ．●）など
の低減が重要となっていも　特にｆｖの向上のためには
浅い接合を形成し縦方向の寸法を縮小することが大切で
あるパ　浅い活性ベース領域を形成するために低加速イ
オン注入をする時に　ボロンのチャンネリングが生じる
ため急峻なベース不純物分布を実現するのは困難であっ
丸　このチャンネリング効果がベース幅（Ｗ●）の低減
を妨げる要因のひとつであうｔ４そこでダブルボリシリ
コン構造のバイポーラ・デバイスＳＳＴ−ＩＡＣ酒井他
　エレクトロニクスレターズ　２８３頁〜２８４頁（′
Ｉ．Ｓａｋａｉ，　　Ｅｌｅｃｔｒｏｎｉｃｓ　ｌｅｔ
ｔｅｒｓ　ｐｇ　　２８３−２８４．　　１９８３）　
］の改良版として、エミッタ直下のみに選択的にリンを
イオン注入し　活性ベースの底部に接するコレクタ領域
の不純物分布を制御したセレクティプリイ・イオン・イ
ンプランティド・コレクタ構造（　Ｓｅ　ｌｅｃｔｉｖ
ｅｌｙ　Ｉｏｎ−ｉｍｐｌａｎｔｅｄ　Ｃｏｌｌｅｃｔ
ｏｒ；　Ｓ　Ｉ　Ｃ）　　［小中他　昭和６２年電子情
報通信学会半導体・材料部門全国大会講演論文集１−３
３０頁〜１−３３１頁］を持つものが考案され　ベース
幅の低減　高電流注入でのカーク効果の抑制により高ｆ
ｙ化と高電流密度化が達威された 第７図（ａ）〜（ｃ）はこのＳＩＣ構造のＮＰＮバイポ
ーラトランジスタの主要部の製造方法を説明する工程断
面図であも　第７図（ａ）にはｎ９型（１０２）単結晶
基［ｎ型エビタキシャル層ｌ０４，素子間分離用のシリ
コン酸化膜ｌＯ代　　シリコン酸化Ｍ　１１２，１５０
、シリコン窒化Ｉｌｌ！１１３，　　ベース引出し電極
となるポリシリコン膜１５２．，外部ベースとなるｐ′
″型半導体領域１５４が形成されていも　次に第７図（
ｂ）に示すようにエビタキシャル層１０４を熱酸化して
７０ｎｍの酸化膜１５６を形成し　この熱酸化膜１５６
を通してボロンをイオン注入することによってｐ型のベ
ース領域１１０を形成すも　さらに外部ベース領域１５
４がベース引出し用の厚いポリシリコン電極１５２で覆
われている構造を利用して、自己整合的にエミッタ直下
にベース・コレクタ接合部付近にリンを注入することに
よって、ｎ９型半導体領域１２４を形成すも　超高速バ
イポーラデバイスではベース層は薄いため１５０〜２０
０ＫｅＶでイオン注入することで容易にｎ０型半導体領
域１２４（ＳＩＣ領域）を形成できも　しかもエミッタ
直下のみに不純物濃度の高いｎ型半導体領域を形成する
ために外部べ一ス領域でのコレクタ容量の増加は少な八
　第７図（ｃ）のように２００ｎｍのＣ　Ｖ　Ｄ　（Ｃ
ｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）
法にてシリコン酸化＄　１５８を形成し　さらにＣＶＤ
法によって２００−４００ｎｍ程度のポリシリコン膜１
６０を形成したの板　このポリシリコン膜１６０とＣＶ
Ｄ−Ｓ　ｉｏｎ　［Ｉ１５８とを異方性ドライエッチン
グによって除去し　ベースボリシリコン１５２の開口の
周囲にポリシリコン膜１６０Ａ　，　１６０Ｂと酸化膜
１５８Ａ，　　１５８Ｂを残置させも　その後エミッタ
領域形成用の窓を形成し　通常のトランジスタ形成工程
と同様にしてエミッタ領域１３２の形恵ベースコンタク
トの開ロ　ベース金属電極１４０　Ｂおよびエミッタ金
属電極１４０Ａの形成により、ＮＰＮトランジスタが完
威すも　このようにして形成されたｎ゜型半導体領域１
２４　（Ｓ　Ｉ　Ｃ領域）がトランジスの高注入時に生
じるカーク効果を抑制すも発明が解決しようとする課題 第８図（よ　第７図（ｃ）に示すような従来のバイポー
ラトランジスタにおけるエミッタ直下に形成されたカー
ク効果抑制のためのＳＩＣ構造の拡大図であん　カーク
効果は大きなコレクタ電流が流れているときに　第８図
に示されているベース幅Ａがコレクタとなるｎ型エビタ
キシャル層１０４側に増大する現象である爪　図示され
ているようにベース直下に不純物濃度の高いｎ型の半導
体領域１２４を形成することにより、このカーク効果を
抑制することができも　しかしなが気　大きなコレクタ
電流が流れている時にζ上　エミッタとなるｎ型の半導
体領域１３２の直下の真性のベース抵抗のためエミッタ
１３２の周辺部にコレクタ電流が集中し　しかＬ　エミ
ッタの周辺の外側に向かって（水平方向に）コレクタ電
流或分が生じも　このエミッタ周辺領域に集中す゛るコ
レクタ電流によるカーク効果を抑えるに（Ｌ　　図示さ
れているように　００型の半導体領域１２４をエミッタ
領域１３２にたいして充分に大きい距離Ｃではみ出すよ
うに形成すことが必要であった　このような従来の構造
において、さらに改良すべき課題として次のような点が
指摘され得も　すなわ板　大きなコレクタ電流が流れて
いるときに１上　図示されているようにエミッタ周辺で
の実効的なベース幅Ｂが真性のベース幅Ａよりも大きい
の致　コレクタ遮断周波数（ｆｒ）が悪化するという問
題があん　例え４４　　１ミクロン以下の細いストライ
プ状のエミッタにおいて、エミッタの底面積よりもエミ
ッタ側面積のほうが相対的に大きくなってくるの玄　コ
レクタ電流のエミッタ側面での集中が大きくなり、この
ためエミッタ周辺での実効的なベース幅を小さくして改
善すること爪　バイポーラトランジスタの高速動作にと
り重要となん 本発明（上　バイポーラトランジスタのコレクタ遮断周
波数（ｆ▼〉を改善することを課題とし　これを解決す
る新しい半導体装置の構造とその製造方法を提供するも
のであも 課題を解決するための手段 この課題を解決するために本発明＆上　コレクタとなる
第ｌ導電型の第１の半導体層と、前記第１の半導体層中
に形成されたベースとなる第２導電型の第２の半導体領
域と、エミッタの開口となるマスク材端部の直下にベー
ス幅を小さくする形状で前記第１の半導体層から前記第
２の半導体領域の底部に食い込むように形成された第１
導電型の第３の半導体領域＆　前記第２の半導体領域中
に形成されたエミッタとなる第１導電型の第４の半導体
領域を備えたパイボーラ半導体装置を提供すム　また　
コレクタとなる第１導電型の第１の半導体層と、前記第
１の半導体層中に形成されたベースとなる第２導電型の
第２の半導体領域と、エミッタ用の開口を有する非単結
晶導電体の端部の直下にベース幅を小さくする形状で前
記第１の半導体層から前記′Ｍ２の半導体領域の底部に
食い込むように形成された第１導電型の第３の半導体領
域と、前記第２の半導体領域中に形成されたエミッタと
なる第１導電型の第４の半導体領域を備丸エミッタ用の
開口を有する非単結晶導電体と第２の半導体領域とが電
気的に接続されていることを特徴とするバイポーラ半導
体装置を提供すもさらに　本発明：上　コレクタとなる
第１導電型の第１の半導体層中にベースとなる第２導電
型の第２の半導体領域を形成する工程と、前記第２の半
導体領域上の絶縁膜を選択的にエッチングしてエミッタ
用の開口となるマスク材パターンを形成する工程と、前
記エミッタ用の開口を通じて、斜方イオン注入すること
により、前記マスク材パターンの端部の直下にコレクタ
となる前記第１の半導体層からベースとなる前記第２の
半導体領域の底部に食い込む第１導電型の第３の半導体
領域を形成する工程と、前記エミッタ用の開口から前記
第２の半導体領域中にエミッタとなる第１導電型の第４
の半導体領域を形成する工程とを備えたバイポーラ半導
体装置の製造方法を提供すも　またコレクタとなる第１
導電型の第１の半導体層上に非単結晶導電体膜を堆積す
る工程と、前記非単結晶導電体膜を選択的にエッチング
してエミッタ用の開口を形成する工程と、エミッタ形成
予定部にベースとなる第２導電型の第２の半導体領域を
形成する工程と、前記エミッタ用の開口を通じて、斜方
イオン注入することにより、前記開口を有する非単結晶
導電体膜の端部の直下にコレクタとなる前記第１の半導
体層からベースとなる前記第２の半導体領域の底部に食
い込む第１導電型の第３の半導体領域を形成する工程と
、前記第２の半導体領域中にエミッタとなる第ｌ導電型
の第４の半導体領域を形成する工程を備丸　エミッタ用
の開口を有する非単結晶導電体と第２の半導体領域とが
電気的に接続されていることを特徴とするバイポーラ半
導体装置の製造方法を提供すも作用 本発明の方法による各手段により、次のような作用が得
られも エミッタ用の開口である絶縁性あるいは導電性のマスク
材パターン等をマスクとして、リン等を大きな傾き角度
の斜方向イオン注入することにより、絶縁性のマスク材
パターンの端邪の直下にコレクタである第１導電型の第
１の半導体層からベースとなる第２導電型の第２の半導
体領域の底部に食い込む第１導電型の第３の半導体領域
を形成すも　ここ℃　第３の半導体領域が第２の半導体
領域に食い込む形状となる理由番ヨ　　斜方向イオン注
入されるイオンがエミッタ用の開口を形成するマスク材
パターンの開口部の側壁面下部を突き抜けて第２の半導
体領域に進入するためであも　例えば　第２半導体領域
の表面（主平面）に対してマスク材パターンの開口部の
側壁面がほぼ垂直になっている場合に（上　第３の半導
体領域が第２の半導体領域に食い込む形状は主平面に対
してほぼ垂直になも　この第３の半導体領域を形成する
ことによってエミッタ領城端部での実効的なベース幅を
減少させ、か１　大電流時のベースの拡がり効果（カー
ク効果）を低減することができ、高ｆＴ　４１．　　高
電流密度化を実現することができもさらに　通常のＳＩ
Ｃ構造のようにエミッタの中央部の直下にも小さな傾き
角度のイオン注入にて形成される第１導電型の第５の半
導体領域を付加することにより、エミッタの下部と周囲
の全面にわたってカーク効果を抑制することができも実
施例 ２１図は本発明による第１の実施例となるＮＰＮトタン
ジスタ主要部の構造を示す断面図であも同図における構
或｛ｉｎ”型埋め込み領域１０２，　　ｎ型エビタキシ
ャル単結晶層１０４，斜方向イオン注入によるｎ゜型の
半導体領域（Ｓ　Ｉ　Ｃ領域）１２０Ａ，１２０Ｂ，　
　ｐ型ベース領域１１Ｑ，　　ｎ”型エミッタ領域１３
乙　シリコン酸化膜１１２からなん 第１図に示されているように　エミッタ周辺での実効的
なベース幅Ｂを真性のベース幅Ａと同程度の大きさにす
ることができたの玄　コレクタ速断周波数（ｆ▼）を改
善することができ九　この場色　イオン注入されたｎ０
型の半導体領域（ＳＩＣ領域）　１２ＯＡのエミッタ領
域の中心に近い比較的平坦な部分のエミッタからの深さ
Ｅ　ｉ＆　　ベース領域の深さＡと同程度であることが
好ましい戟　場合によって｛よ　例えば　距離Ｂが適切
な大きさであれば距離Ｅは距離Ａよりも大きくてもよｂ
１第２図は本発明による第２の実施例となるＮＰＮトラ
ンジスタ主要部の構造を示す断面図であも第２図の構造
（友　第１図の構造に対してエミツタ１３２の直下にｎ
０型の半導体領域１２２を付加した構威になっており、
エミッタの下部と周囲の全面にわたってカーク効果を抑
制することができも第３図（ａ）〜（ｄ）は本発明によ
る第３の実施例となるＮＰＮトランジスタの製造方″法
を説明する一連の工程断面図であも 通常の製造方法を用いて、第３図（ａ）に示されている
よう＋Ｑｎ”型半導体単結晶領域１０２上にｎ型半導体
層１０４をエビタキシャル或長によって形成Ｌ，ＬＯＣ
ＯＳ法によって選択的に素子分離酸化膜１０６を１．３
μｍ程度の厚さに形！ＥＡ　ｎ型のエビタキシャル層１
０４中にドーズ量１　０　”−１　０　１４ｃｍ１のボ
ロンイオン注入によって第１の半導体領域となるｐ型の
ベース領域１１０を形成し　さらに熱酸化とＣＶＤ法に
よって約２５０ｎ　ｍの酸化膜１１２を形成したの板　
レジストパターン１１４を用いた通常のエッチング法に
より、エミッタコンタクト窓となる開口ｔｔａを形成し
九 第３図（ｂ）に示すように　高エネルギー（２００Ｋｅ
Ｖ程度）の傾きの大きい（少なくとも８度以上例えば２
０度）斜方イオン注入によってドーズ量１０１１１〜１
　０　１ｃ　ｍ−”のリンをエミツタ形成予定領域の端
部の直下に選択的にイオン注入して、コレクタとなるｎ
型半導体層１０４からベースとなるｐ型の半導体領域１
１０に食い込むようにｎ０型の半導体領域１２０Ａ　（
Ｓ　Ｉ　Ｃ領域）を形成しｔ４第３図（ｃ）に示すよう
Ｇ−１−　　第３図（ｂ）とは反対側の方向から傾きの
大きい斜方イオン注入をすることより、ｎ′″型の半導
体領域１２０Ｂを形成した　形成されるエミッタ領域が
細いストライプ状の長方形であれば　２回の斜方向のイ
オン注入によってｎ゛型の半導体領域１２０Ａ，　　１
２０Ｂを形成するだけでよい爪　エミッタが正方形の場
合は４回の斜方向イオン注入により正方形の各辺の直下
にＳＩＣ領域となるｎ０型の半導体領域を形成すも第３
図（ｄ）に示すように　レジスト１１４を除去し　ポリ
シリコン電極１３０にドーズ量約１０”ｃｍ一２のヒ素
をイオン注入した抵　熱処理することによりエミッタと
なるｎ゜型の半導体領域１３２を形成した　以上のよう
な一連の製造工程により、第１図に示されているような
エミッタの周辺部の直下にカーク効果を抑制するｎ０型
の半導体領域１２ＯＡ，１２０Ｂ　（Ｓ　Ｉ　Ｃ領域〉
を有する高速性に優れたＮＰＮバイポーラトランジスタ
が得られｔ４第４図（ａ）〜（ｄ）は本発明による第４
の実施例となるＮＰＮ｝ランジスタの製造方法を説明す
る一連の工程断面図であも 第４図（ａ）（；Ｌ　　ｐ型の半導体単結晶基板１００
中にｎ゛型の埋め込み領域１０２を形成したの板　半導
体基板１００上にｎ型の半導体単結晶層１０４をエビタ
キシャル成長によって形成した　さらにＬＯＣＯＳ法に
よって選択的に素子分離酸化膜１０６を１．３μｍ程度
の厚さに形成ヒ　ｎ型エビタキシャル層ｌ０４中にリン
を選択的にイオン注入しｎ０型のコレクタ引出し領域１
０８を形成シ　　またボロンを選択的にイオン注入する
ことにより半導体領域となるｐ型のベース領域１１０を
形成ｔ４　　さらに熱酸化とＣＶＤ法によって約２５０
ｎｍの酸化ｌ！ｌ！１１２を形成したの板レジストパタ
ーン１１４をもちいて通常のエッチング法にてエミッタ
のコンタクト窓１１６を開口し九第４図（ｂ）に示すよ
うに　高エネルギー（２００κｅＶ程度）の傾きの大き
い（少なくとも８度以上例えば２０度）斜方向の２回の
イオン注入によってリンをエミッタ形成予定領域の端部
の直下に注入して、コレクタとなるｎ型半導体層１０４
からべ一スとなるｐ型の半導体領＄１１０に食い込むよ
うにｎ０型の半導体領域１２０Ａ．　　１２０Ｂ　（Ｓ
　Ｉ　Ｃ領域）を形成しｔら 第４図（Ｃ）に示すように　エミツタ用の開口１１６を
通じてリンを半導体層１０４の主平面にほぼ垂直に近い
角度（例えば　７度以下）にて３回目のイオン注入をす
ることによりエミツタの形成予定部の中心直下にｎ゜型
の半導体領域１２２　（Ｓ　Ｉ　Ｃ領域）を形成しｔも 第４図（ｄ）に示すように　ポリシリコン電極１３０に
ヒ素をイオン注入した眞　熱処理することによりエミッ
タとなるｎ０型の半導体領域１３２を形成し　さらに通
常の方法により、エミツタ金属電極１４０Ａ、ベース金
属電極１４０Ｂ，　　コレクタ金属電極１４０Ｃを形成
した　以上のような一連の製造工程により、エミッタ周
辺部と中心部の直下にカーク効果を抑えるｎ９型の半導
体領域１２ＯＡ、１２０Ｂ，　　１２２（ＳＩＣ領域）
を有する高速性に優れたＮＰＮバイポーラトランジスタ
構造が得られた 第５図（ａ）〜（ｆ）は本発明による第５の実施例とな
るＮＰＮトランジスタの製造方法を説明する一連の工程
断面図であも 第５図（ａ）ＬＬｐ型の半導体単結晶基板１００中にｎ
０型埋め込み領域１１２を形成したの板　半導体基板１
００上にｎ型の半導体単結晶層１０４をエビタキシャル
成長によって形成しｔも　　さらにＬＯＣＯＳ法によっ
て選択的に素子分離酸化膜１０６を１．３μｍ程度の厚
さに形成Ｌ，ｎ型エビタキシャル層１０４中にリンを選
択的にイオン注入しｎ０型のコレクタ引出し領域１０８
を形成し１，　　ここで全面に非単結晶導電膜である約
３００ｎｍのポリシリコン膜１５３を堆積し　このポリ
シリコン膜１５３のベース形成予定部のポリシリコン中
に通常のフォトリソグラフィエ程によるレジストパター
ン（図示せず）をマスクとして、イオン注入法にてドー
ズ量ＩＱ１１〜ｌＯ”ｃｍ−”のボロンを注入した　さ
らに　このポリシリコン膜１５３上に　約２５０ｎｍの
シリコン酸化膜１１２を堆積しｔ４　　ここ玄　通常の
フォトリソグラフィ工程によりレジストパターン１１４
を形成した眞このレジストをマスクとしてシリコン酸化
［１１２とポリシリコン１５３をエッチングしてボリシ
リコン膜パターン１５３Ａ，　１５３Ｑ，　１５３Ｃを
形成しｔ４第５図（ｂ）に示すように　ボロンが注入さ
れたボリシリコン１５３Ａ．　　１５３Ｂからボロンを
熱拡散させて、　ｐ０型ベース領域１１１を形成し九　
その抵通常のフォトリソグラフィ工程によるレジストパ
ターン（図示せず）をマスクとして、注入法にてドーズ
量ｌＯ目〜１０１４ｃｍ””のボロンをｎエピタキシャ
ル層中１０４中に注入ｕｐ型ベース領域ｌ１０を形成し
ｔラ　　ここで全面にシリコン酸化膜１５８を堆積し　
このシリコン酸化膜１５３を異方性のドライエ，ツチン
グにてエッチングし　ポリシリコンｌ５３＆１５３１１
１．　　１５３Ｃ等の側面にシリコン酸化膜１５８Ａ　
−　１５８Ｆを残置させた 第５図（ｃ）に示すよう眼　高エネルギー（２００Ｋｅ
Ｖ程度）の傾きの大きい（少なくとも８度以上例えば２
０度）斜方向の２回のイオン注入によってリンをシリコ
ン酸化膜１５８＆　　１５８Ｃで規定されたエミッタ用
の開口を通じてエミッタ形成予定領域の端部の直下に注
入して、コレクタとなるｎ型半導体層１０４からベース
となるｐ型の半導体領域１１０に食い込むようにｎ０型
の半導体領域１２０ＡＳ１２０Ｂ（ＳＩＣ領域）を形成
しｔも 第５図（ｄ）に示すように　シリコン酸化膜１５８１ｋ
，　　１５８Ｃで規定されたエミッタ用の開口を通じて
リンを半導体層１０４にほぼ垂直に近い角度（例えば７
度以下）にて３回目のイオン注入をすることによりエミ
ッタの形成予定部の中心直下にｎ゜型の半導体領域１２
２　（Ｓ　Ｉ　Ｃ領域）を形成しｔラ第５図（ｅ）に示
すように　パターンニングされたポリシリコン電極１３
０にヒ素をイオン注入した眞　熱処理することによりエ
ミッタとなるｎ０型の半導体領域１３２を形成した 第５図（ｆ）に示すように　通常の方法によりエミッタ
金属電極１４　０　Ａ，　　ベース金属電極１４０Ｂ，
コレクタ金属電極１４０Ｃを形成しｔ４以上のように本
実施例でＣヨ　　ボリシリコン１５３Ａ等の引出し電極
を用いたの弘　ベース面積が非常に小さくなり、エミッ
タ周辺部と中心部の直下にカーク効果を抑えるｎ０型の
半導体領域１２０人　１２０＆１２２（ＳＩＣ領域）を
用いたたべ　高速性に優れたＮＰＮバイ５ボーラトラン
ジスタ構造が得られた 本発明の工程のおいて、いくつかの工夫が考えられも　
例えば　全面にシリコン酸化膜１５８を堆積する直前に
　あらかじ＆　　ＳＩＣ領域形成のための２回の斜方向
イオン注入により、リンをポリシリコン膜１５３Ａ，　
　１５３Ｂで規定されたエミッタ用の開口を通じてイオ
ン注入して、　ｎ０型の半導体領域１２０Ａ，　　１２
０Ｂを形成しておくことも可能であり、さらに｛友　お
なじく、全面にシリコン酸化膜１５８を堆積する直前に
　あらかじム　リンをポリシリコン膜１５３＆　　１５
３Ｂで規定されたエミッタ用の開口を通じてイオン注入
して、ｎ゛型の半導体領域１２２を形成しておくことも
可能であん　このように　いずれにしてｋ　ボリシリコ
ン膜１５３＆　　１５３Ｂで規定されたエミッタ用の開
口　あるい（上　シリコン酸化膜１５８＆　　１５８Ｃ
で規定されたエミツタ用の開口を通じて、イオン注入に
より、ＳＩＣ領域を形成することになん　また　本実施
例では非単結晶導電膜としてポリシリコン膜１５３をベ
ース引出し用電極とすると共にｎ′″型のＳＩＣ領域形
成用のマスクとして用いた力ｔ　アモルファス・シリコ
ン、各種ポリサイド膜等を採用してもよ〜１ また　製法上において、考慮すべきこととして斜方向の
リンのイオン注入で使用するマスク材のマスク効果があ
も　第６図（ａ）で示されるように　開口を有するシリ
コン酸化膜１１２をｎ０型の半導体領域１２０を形成す
るためのマスクとして用いていも　リンを斜方向注入す
る場念　シリコン酸化膜１１２の厚みはリンの注入を阻
止する厚みを必要とする力交　シリコン酸化膜１１２の
開口端Ａの下部とＢの上部でＩｔ　　リンの斜方向に対
して実効的なマスクの厚みが薄くなるのでｐ型のベース
領域１１０に接して打ち込まれたｎ８型の半導体領域１
２０　（Ｓ　Ｉ　Ｃ領域）の端部Ｄ八　反対側の端部Ｃ
と同様に　ｐ型のベース領域１１０に食い込みやすし＼
　この端部Ｄのために　ベース幅がエミッタ中央部の直
下で小さくなるの弘　コレクタ・エミッタ間の電気的耐
圧が低下しゃすくなも　また　エミッタの微細化が進展
すると、エミッタの開口輻（シリコン酸化膜九　Ｂの端
部の距離〉が小さくなるの玄　端部Ｄの位置も端部Ｃに
接近してくるの玄ｎ０型の半導体領域１２０の形状も複
雑となるの玄　所望の形状を得るためには工夫が争要で
あも　端部Ｄの食い込みを防止する１つの方法としては
次のような方法もあも　イオン注入の注入角度（半導体
の主平面の法線に対する角度）を、大きく　（例えば　
４５度以上）すれば　図示されているように端部Ｂ側の
シリコン酸化膜１１２の表面でイオンの反射が起こりや
すくなり、形成されるｎ０型の半導体領域１２０の端部
Ｄのｐ型のベース領域１１０への食い込みが小さくなん
　本質的な対策として＆上　第６図（ｂ）に示されてい
るように　シリコン酸化膜１１２の表面に　マスク材の
一部としてイオン阻止能力の高い（質量数大きい）金属
（モリブデン、舷　タングステン）等のマスク材をイオ
ン阻止能力が比較的小さいシリコン酸化膜１１２の上に
通常の方法に従って形成すも　たとえば　図示されてい
るようにタングステン１７０などをイオン阻止能力の高
いマスク材として使用すれば　明らかにｎ０型の半導体
領域１２０の端部Ｉ）Ｋｐ型のベース領域１１０に食い
込むことを簡単に防止でき＆　　−Ｘ　　この場念　斜
方向注入されたイオンがシリコン酸化＠１１２の端部Ａ
の側面を透過するので、図示されているようなｎ″−型
の半導体領域１２０の端部Ｃの所望の形状　すなわ板　
端部Ｃがｐ型のベース領域１１０へ食い込んだ良好な形
状が得られるの玄　この方法は非常に有効な方法であん
　このタングステン等のマスク材＆よ　イオン注入後に
不要であれば　簡単に除去できも　端部Ｄの形状を改善
する別の方法として《友　第６図（ｃ）に示されている
方法があも　シリコン酸化膜１１２の端部Ｂの側面をイ
オンの進入方向に対して、平行なテーパー形状にするこ
とにより、　ｎ゜型の半導体領域１２０の端部Ｄを形成
するリン・イオンが均一な深さで注入されるの玄　端部
Ｄがｐ型のベース領域１１０へ食い込まない良好な形状
が得られも この様に　本発明において用いられる斜方向のイオン注
入角嵐　注入のマスク株　開口の幅等は本発明の主旨に
従って、ｎ゛型の半導体領域１２０の形状が良好となる
ように選択　考慮されるべきであも 発明の効果 本発明の手段により、バイポーラトランジスタのコレク
タ遮断周波数（ｆ丁）を改善し　高速化と高集積化に優
れた半導体装置とその製造方法を提供することができｔ
ら

【図面の簡単な説明】

第１図は本発明による第１の実施例となるバイポーラＮ
ＰＮトランジスタの構造を示す断面は第２図は本発明に
よる第２の実施例となるバイポーラＮＰＮトランジスタ
の構造を示す断面阻　第３図は本発明による第３の実施
例となるバイポーラＮＰＮトランジスタの製造方法を示
す一連の工程断面は　第４図は本発明による第４の実施
例となるバイポーラＮＰＮトランジスタの製造方法を示
す一連の工程断面は　第５図は本発明による第５の実施
例となるバイポーラＮＰＮ　｝ランジスタの製造方法を
示す一連の工程断面は　第６図は本発明のイオン注入工
程において改善すべき問題点とそれを解決する製造方法
を示す断面は　第７図は従来例におけるＮＰＮトランジ
スタの製造方法を示す工程断面阻　第８図は従来例にお
けるＮＰＮトランジスタの構造上の問題点を説明する断
面図であも １００・・・ｐ型半導体基Ｋ　　１０２．１０８・・・
ｎ０型半導体領ｔ１０４−ｎ型半導体凰　１０６，　１
１２，　１５０，　１５６．　１５８・・・シリコン酸
化ＷＬ１ｌＯ・・・ｐ型ベース領坂１１６・・・開（１
　　１２０．　１２２．　１２４・・・ｎ　”型半導体
領域（Ｓ　Ｉ　Ｃ領域〉、１３０，１５３・・・ポリシ
リコン、１３２・・・ｎｏ型エミッタ領境

Claims (8)

【特許請求の範囲】
1. （１）コレクタとなる第１導電型の第１の半導体層と、
   前記第１の半導体層中に形成されたベースとなる第２導
   電型の第２の半導体領域と、エミッタの開口となるマス
   ク材端部の直下にベース幅を小さくする形状で前記第１
   の半導体層から前記第２の半導体領域の底部に食い込む
   ように形成された第１導電型の第３の半導体領域と、前
   記第２の半導体領域中に形成されたエミッタとなる第１
   導電型の第４の半導体領域を備えたバイポーラ半導体装
   置。
2. （２）エミッタの開口の直下のベースとなる第２導電型
   の第２の半導体領域の底部に接して形成された第１導電
   型の第５の半導体領域を付加したことを特徴とする特許
   請求の範囲第１項記載のバイポーラ半導体装置。
3. （３）コレクタとなる第１導電型の第１の半導体層と、
   前記第１の半導体層中に形成されたベースとなる第２導
   電型の第２の半導体領域と、エミッタ用の開口を有する
   非単結晶導電体の端部の直下にベース幅を小さくする形
   状で前記第１の半導体層から前記第２の半導体領域の底
   部に食い込むように形成された第１導電型の第３の半導
   体領域と、前記第２の半導体領域中に形成されたエミッ
   タとなる第１導電型の第４の半導体領域を備え、エミッ
   タ用の開口を有する非単結晶導電体と第２の半導体領域
   とが電気的に接続されていることを特徴とするバイポー
   ラ半導体装置。
4. （４）コレクタとなる第１導電型の第１の半導体層中に
   ベースとなる第２導電型の第２の半導体領域を形成する
   工程と、前記第２の半導体領域上の絶縁膜を選択的にエ
   ッチングしてエミッタ用の開口となるマスク材パターン
   を形成する工程と、前記エミッタ用の開口を通じて、斜
   方イオン注入することにより、前記マスク材パターンの
   端部の直下にコレクタとなる前記第１の半導体層からベ
   ースとなる前記第２の半導体領域の底部に食い込む第１
   導電型の第３の半導体領域を形成する工程と、前記エミ
   ッタ用の開口から前記第２の半導体領域中にエミッタと
   なる第１導電型の第４の半導体領域を形成する工程とを
   備えたバイポーラ半導体装置の製造方法。
5. （５）エミッタ用の開口となるマスク材パターンをマス
   クとして、コレクタとなる第１導電型の第１の半導体層
   の主平面に対してほぼ垂直にイオン注入することにより
   、ベースとなる第２導電型の第２の半導体領域の底部に
   接する第１導電型の第５の半導体領域を形成する工程を
   付加したことを特徴とする特許請求の範囲第４項記載の
   バイポーラ半導体装置の製造方法。
6. （６）コレクタとなる第１導電型の第１の半導体層上に
   非単結晶導電体膜を堆積する工程と、前記非単結晶導電
   体膜を選択的にエッチングしてエミッタ用の開口を形成
   する工程と、エミッタ形成予定部にベースとなる第２導
   電型の第２の半導体領域を形成する工程と、前記エミッ
   タ用の開口を通じて、斜方イオン注入することにより、
   前記開口を有する非単結晶導電体膜の端部の直下にコレ
   クタとなる前記第１の半導体層からベースとなる前記第
   ２の半導体領域の底部に食い込む第１導電型の第３の半
   導体領域を形成する工程と、前記第２の半導体領域中に
   エミッタとなる第１導電型の第４の半導体領域を形成す
   る工程を備え、エミッタ用の開口を有する非単結晶導電
   体と第２の半導体領域とが電気的に接続されていること
   を特徴とするバイポーラ半導体装置の製造方法。
7. （７）エミッタ用の開口として、非単結晶導電体膜を選
   択的にエッチングして形成した開口の側面に絶縁膜を残
   置する方法により形成された絶縁膜の開口を用いること
   を特徴とする特許請求の範囲第６項記載のバイポーラ半
   導体装置の製造方法。
8. （８）エミッタ用の開口を通じて、コレクタとなる第１
   導電型の第１の半導体層の主平面に対してほぼ垂直にイ
   オン注入することにより、ベースとなる第２導電型の第
   ２の半導体領域の底部に接する第１導電型の第５の半導
   体領域を形成する工程を付加したことを特徴とする特許
   請求の範囲第６項または第７項のいずれか記載のバイポ
   ーラ半導体装置の製造方法。