JPH0348718Y2 - - Google Patents
Info
- Publication number
- JPH0348718Y2 JPH0348718Y2 JP18764384U JP18764384U JPH0348718Y2 JP H0348718 Y2 JPH0348718 Y2 JP H0348718Y2 JP 18764384 U JP18764384 U JP 18764384U JP 18764384 U JP18764384 U JP 18764384U JP H0348718 Y2 JPH0348718 Y2 JP H0348718Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse train
- counter
- count value
- total number
- number counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、パルス列信号を入力とするパルス列
信号入力回路に関するものである。
信号入力回路に関するものである。
（従来の技術）
振動式のセンサやオーバル式の流量計あるいは
渦流量計は、温度，圧力，流量等のプロセス量を
パルス列信号としてプロセスフイールドより伝送
するものである。これらの伝送器からのパルス列
信号は、通常カウンタに入力され、単位時間当り
のパルス数が計数され、その値がコンピユータ等
の信号処理装置に与えられるようになつている。
渦流量計は、温度，圧力，流量等のプロセス量を
パルス列信号としてプロセスフイールドより伝送
するものである。これらの伝送器からのパルス列
信号は、通常カウンタに入力され、単位時間当り
のパルス数が計数され、その値がコンピユータ等
の信号処理装置に与えられるようになつている。
（考案が解決しようとする問題点）
このような構成の従来装置においては、カウン
タが故障したりするとそれを確実に知ることはで
きず、信頼性の面で問題であつた。
タが故障したりするとそれを確実に知ることはで
きず、信頼性の面で問題であつた。
本考案は、従来技術におけるこのような問題点
に鑑みてなされたもので、その目的は、簡単な構
成で、信頼性の高いパルス列信号入力回路を実現
することにある。
に鑑みてなされたもので、その目的は、簡単な構
成で、信頼性の高いパルス列信号入力回路を実現
することにある。
（問題点を解決するための手段）
前記した問題点を解決する本考案は、
伝送器からのパルス列信号をそれぞれ入力し順
次一定時間だけオンに駆動される複数個の同期回
路と、これら各同期回路に対応して設けられ当該
同期回路を介して印加されるパルス列信号をそれ
ぞれ計数する複数個のカウンタと、各同期回路を
通つたパルス列信号のすべてを計数する総数カウ
ンタと、前記複数個のカウンタの各計数値と前記
総数カウンタの計数値とを読込む手段と、読込ん
だ各カウンタの計数値の一定時間における増加分
と総数カウンタの計数値の増加分とを比較する比
較手段と、比較結果に基づきエラー信号を出力す
る手段とを備えて構成される。
次一定時間だけオンに駆動される複数個の同期回
路と、これら各同期回路に対応して設けられ当該
同期回路を介して印加されるパルス列信号をそれ
ぞれ計数する複数個のカウンタと、各同期回路を
通つたパルス列信号のすべてを計数する総数カウ
ンタと、前記複数個のカウンタの各計数値と前記
総数カウンタの計数値とを読込む手段と、読込ん
だ各カウンタの計数値の一定時間における増加分
と総数カウンタの計数値の増加分とを比較する比
較手段と、比較結果に基づきエラー信号を出力す
る手段とを備えて構成される。
（実施例）
第１図は、本考案に係る装置の一例を示す構成
ブロツク図である。図において、１１，１２，…
１ｎはいずれもフイールドに設置された伝送器
で、ここからはパルス列信号が伝送されてくる。
２１，２２，…２ｎは、パルス列信号が伝送され
る各ラインに挿入された同期回路で、順番に順次
一定時間Ｔだけオンに駆動される。３１，３２，
…３ｎはそれぞれ各同期回路を介して印加される
パルス列信号を計数する複数個のカウンタ、４は
各同期回路２１〜２ｎを通つたパルス列信号が印
加されるオアゲート、５はオアゲート４からのパ
ルス列信号を計数する総数カウンタである。
ブロツク図である。図において、１１，１２，…
１ｎはいずれもフイールドに設置された伝送器
で、ここからはパルス列信号が伝送されてくる。
２１，２２，…２ｎは、パルス列信号が伝送され
る各ラインに挿入された同期回路で、順番に順次
一定時間Ｔだけオンに駆動される。３１，３２，
…３ｎはそれぞれ各同期回路を介して印加される
パルス列信号を計数する複数個のカウンタ、４は
各同期回路２１〜２ｎを通つたパルス列信号が印
加されるオアゲート、５はオアゲート４からのパ
ルス列信号を計数する総数カウンタである。
DBはデータバス、６はデータバスDBを介し
て各カウンタ３１〜３ｎ及び総数カウンタ５の計
数値を入力するマイクロプロセツサで、上位のイ
ンテリジエンスとデータの授受を行なえるように
構成されている。このマイクロプロセツサ６は、
各カウンタ３１〜３ｎからの計数値及びカウンタ
５の計数値を読込む手段（機能）６１と、読込ん
だカウンタ３１〜３ｎの各計数値の一定時間Ｔに
おける増加分と、カウンタ５の計数値の一定時間
Ｔにおける増加分とを比較する比較手段６２と、
比較結果を判断しこの判断結果に基づきエラー信
号を出力する手段６３とを含んでいる。
て各カウンタ３１〜３ｎ及び総数カウンタ５の計
数値を入力するマイクロプロセツサで、上位のイ
ンテリジエンスとデータの授受を行なえるように
構成されている。このマイクロプロセツサ６は、
各カウンタ３１〜３ｎからの計数値及びカウンタ
５の計数値を読込む手段（機能）６１と、読込ん
だカウンタ３１〜３ｎの各計数値の一定時間Ｔに
おける増加分と、カウンタ５の計数値の一定時間
Ｔにおける増加分とを比較する比較手段６２と、
比較結果を判断しこの判断結果に基づきエラー信
号を出力する手段６３とを含んでいる。
このように構成した装置の動作を次に説明す
る。第２図は、同期回路２１，２２，…２ｎのオ
ンとなるタイミングを示した波形図である。各同
期回路２１〜２ｎは、順番に一定時間Ｔだけオン
となり、この間、対応する伝送器からのパルス列
信号をカウンタに印加させる。従つて、各同期回
路２１〜２ｎは同時にオンとなることはない。
る。第２図は、同期回路２１，２２，…２ｎのオ
ンとなるタイミングを示した波形図である。各同
期回路２１〜２ｎは、順番に一定時間Ｔだけオン
となり、この間、対応する伝送器からのパルス列
信号をカウンタに印加させる。従つて、各同期回
路２１〜２ｎは同時にオンとなることはない。
いま、同期回路２１がオンとなると、伝送器１
１からのパルス列信号が、カウンタ３１と、オア
ゲート４を介して総数カウンタ５にそれぞれ印加
され、計数される。同期回路２２がオンとなる
と、伝送器１２からのパルス列信号が、カウンタ
３２と、オアゲート４を介して総数カウンタ５に
それぞれ印加され、計数される。以後、同期回路
２ｎがオンとなる場合も同様である。
１からのパルス列信号が、カウンタ３１と、オア
ゲート４を介して総数カウンタ５にそれぞれ印加
され、計数される。同期回路２２がオンとなる
と、伝送器１２からのパルス列信号が、カウンタ
３２と、オアゲート４を介して総数カウンタ５に
それぞれ印加され、計数される。以後、同期回路
２ｎがオンとなる場合も同様である。
ここで、カウンタ３１〜３ｎが正常な動作をし
ているものとすれば、各カウンタ３１〜３ｎにお
ける計数値の一定時間Ｔにおける増加分と、総数
カウンタ５における計数値の一定時間Ｔにおける
増加分は、いずれも等しい値となる。
ているものとすれば、各カウンタ３１〜３ｎにお
ける計数値の一定時間Ｔにおける増加分と、総数
カウンタ５における計数値の一定時間Ｔにおける
増加分は、いずれも等しい値となる。
マイクロプロセツサ６は、各カウンタ３１〜３
ｎの計数値及びカウンタ５の計数値を入力し、第
３図のフローチヤートに示すような動作を実行す
る。すなわち、第３図は、カウンタ３１からの計
数値D1を読込む場合を例にとつてあり、はじめ
に、カウンタ３１の計数値D1を、信号読込み手
段６１によつて読込む（ステツプ１）。次に、総
数カウンタ５の計数値D5〓同様に読込む（ステ
ツプ２）。続いて、各計数値D1，D5の一定時間Ｔ
における増加分ε1，ε5を比較手段６２によつて比
較するとともにその結果を判断手段６３によつて
ε1＝ε5かどうか判断する（ステツプ４）。ここで
ε1≠ε5であると判断されると、エラー信号を図示
していない表示手段に出力させ（ステツプ５）、
オペレータ等にカウンタ３１かカウンタ５のいず
れかが異常動作をしていること、あるいは故障で
あること等を知らせる。ε1＝ε5である場合は、計
数値D1を上位のインテリジエンスに出力する
（ステツプ６）。
ｎの計数値及びカウンタ５の計数値を入力し、第
３図のフローチヤートに示すような動作を実行す
る。すなわち、第３図は、カウンタ３１からの計
数値D1を読込む場合を例にとつてあり、はじめ
に、カウンタ３１の計数値D1を、信号読込み手
段６１によつて読込む（ステツプ１）。次に、総
数カウンタ５の計数値D5〓同様に読込む（ステ
ツプ２）。続いて、各計数値D1，D5の一定時間Ｔ
における増加分ε1，ε5を比較手段６２によつて比
較するとともにその結果を判断手段６３によつて
ε1＝ε5かどうか判断する（ステツプ４）。ここで
ε1≠ε5であると判断されると、エラー信号を図示
していない表示手段に出力させ（ステツプ５）、
オペレータ等にカウンタ３１かカウンタ５のいず
れかが異常動作をしていること、あるいは故障で
あること等を知らせる。ε1＝ε5である場合は、計
数値D1を上位のインテリジエンスに出力する
（ステツプ６）。
以上の動作は、カウンタ３２〜３ｎからの計数
値を読込む場合も同様になされる。
値を読込む場合も同様になされる。
（考案の効果）
以上説明したように、本考案はオアゲートとカ
ウンタ５の簡単な回路を付加することによつて、
各カウンタの以上動作や故障を知ることができ
る。従つて、本考案によれば、簡単な構成で信頼
性の高いパルス列信号入力回路が実現できる。
ウンタ５の簡単な回路を付加することによつて、
各カウンタの以上動作や故障を知ることができ
る。従つて、本考案によれば、簡単な構成で信頼
性の高いパルス列信号入力回路が実現できる。
第１図は本考案に係る装置の一例を示す構成ブ
ロツク図、第２図は第１図における各スイツチ２
１〜２ｎがオンとなるタイミングを示す動作波形
図、第３図はマイクロプロセツサが行う動作の一
例を示すフローチヤートである。 １１〜１ｎ…伝送器、２１〜２ｎ…同期回路、
３１〜３ｎ…カウンタ、４…オアゲート５…カウ
ンタ、６…マイクロプロセツサ。
ロツク図、第２図は第１図における各スイツチ２
１〜２ｎがオンとなるタイミングを示す動作波形
図、第３図はマイクロプロセツサが行う動作の一
例を示すフローチヤートである。 １１〜１ｎ…伝送器、２１〜２ｎ…同期回路、
３１〜３ｎ…カウンタ、４…オアゲート５…カウ
ンタ、６…マイクロプロセツサ。
Claims (1)
- 伝送器からのパルス列信号をそれぞれ入力し順
次一定時間だけオンに駆動される複数個の同期回
路と、これらの各同期回路に対応して設けられ当
該同期回路を介して印加されるパルス列信号をそ
れおれ計数する複数個のカウンタと、各同期回路
を通つたパルス列信号のすべてを計数する総数カ
ウンタと、前記複数個のカウンタの各計数値と前
記総数カウンタの計数値とを読込む手段と、読込
んだ各カウンタの計数値の一定時間における増加
分と総数カウンタの計数値の増加分とを比較する
比較手段と、比較結果に基づきエラー信号を出力
する手段とを備えたパルス列信号入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18764384U JPH0348718Y2 (ja) | 1984-12-11 | 1984-12-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18764384U JPH0348718Y2 (ja) | 1984-12-11 | 1984-12-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103797U JPS61103797U (ja) | 1986-07-02 |
| JPH0348718Y2 true JPH0348718Y2 (ja) | 1991-10-17 |
Family
ID=30745105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18764384U Expired JPH0348718Y2 (ja) | 1984-12-11 | 1984-12-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348718Y2 (ja) |
-
1984
- 1984-12-11 JP JP18764384U patent/JPH0348718Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61103797U (ja) | 1986-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59151369A (ja) | 記録テープの位置を示す装置 | |
| JPH0348718Y2 (ja) | ||
| JPH0348720Y2 (ja) | ||
| JPS6255110B2 (ja) | ||
| RU2017332C1 (ru) | Устройство для контроля качества дискретного канала связи | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| SU1541618A1 (ru) | Устройство дл контрол выполнени программ | |
| JP2727660B2 (ja) | Ａ／ｄ変換器 | |
| SU921093A1 (ru) | Пересчетное устройство | |
| SU960824A1 (ru) | Устройство дл контрол передачи информации между каналом и процессором | |
| SU1566351A1 (ru) | Устройство дл контрол информационной последовательности импульсов | |
| JPH0623082Y2 (ja) | シリアル信号の受信回路 | |
| JPS589387Y2 (ja) | パルス信号の周期識別回路 | |
| JPS5866136A (ja) | 割り込み検出方法 | |
| SU918874A1 (ru) | Устройство дл автоматической обработки сигналов частотных первичных преобразователей | |
| SU813432A1 (ru) | Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA | |
| JPH0338786B2 (ja) | ||
| SU1640698A1 (ru) | Устройство дл контрол счетной программы | |
| SU1252930A2 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
| SU1115074A1 (ru) | Устройство дл регистрации информации | |
| JPS6359035A (ja) | デ−タ通信システム | |
| JPH01252049A (ja) | 非同期データ伝送方式 | |
| JPH033020A (ja) | 制御線瞬断認識防止回路 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPS6379444A (ja) | シリアルデ−タ受信装置 |