JPS60222945A - 異常時等のバツクアツプシステム - Google Patents
異常時等のバツクアツプシステムInfo
- Publication number
- JPS60222945A JPS60222945A JP59079876A JP7987684A JPS60222945A JP S60222945 A JPS60222945 A JP S60222945A JP 59079876 A JP59079876 A JP 59079876A JP 7987684 A JP7987684 A JP 7987684A JP S60222945 A JPS60222945 A JP S60222945A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- replaced
- abnormality
- normally used
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、異常発生時とか、故障時（いわゆる異常時
等）のバックアップシステムに関するものでありで、い
わゆる冗長化メモリ方式を採用した計算機システムにお
いて、異常、故障等（これらを含めて、この明細書では
異常等と言う）が発生してそのメモリの１つを交換した
場合に、交換したメモリを予備メモリとして使用でき、
常用メモリに異常等が発生しても、このシステムの処理
又は制御を一時的に中断するとか停止させることなく、
いわゆるバンプレス（ゆらぎがなく連続的な形）でこの
交換したメモリを常用側として切り換え使用できるよう
な異常時等のバックアンプシステムへ関するものである
。
等）のバックアップシステムに関するものでありで、い
わゆる冗長化メモリ方式を採用した計算機システムにお
いて、異常、故障等（これらを含めて、この明細書では
異常等と言う）が発生してそのメモリの１つを交換した
場合に、交換したメモリを予備メモリとして使用でき、
常用メモリに異常等が発生しても、このシステムの処理
又は制御を一時的に中断するとか停止させることなく、
いわゆるバンプレス（ゆらぎがなく連続的な形）でこの
交換したメモリを常用側として切り換え使用できるよう
な異常時等のバックアンプシステムへ関するものである
。
従来、異常等が発生した場合に対処するために、メモリ
を冗長化したシステムを採用した計算機システムがある
が、この種の異常時等のハックアップシステムの代表的
な従来例として第１図に示すような構成を備える情報処
理システムを挙げることができる。
を冗長化したシステムを採用した計算機システムがある
が、この種の異常時等のハックアップシステムの代表的
な従来例として第１図に示すような構成を備える情報処
理システムを挙げることができる。
すなわち、第１図に見るごとく、演算処理装置１は、共
通バス７に接続されていて、この共通バス７には、重複
して設けられたシステムに共通の第１のメモリ４ （Ｍ
ＥＭ４）及び第２のメモリ５ＭＥＭＳ）と入出力インタ
フェースユニット６ （ＰＩＯＵ６）が接続されている
。そして演算処理装置１は、これら第１のメモリ４．第
２のメモリ５、又は入出力インクフェース６をアクセス
して、これらの間でデータ転送を行い所定の処理又は制
御を実行する。
通バス７に接続されていて、この共通バス７には、重複
して設けられたシステムに共通の第１のメモリ４ （Ｍ
ＥＭ４）及び第２のメモリ５ＭＥＭＳ）と入出力インタ
フェースユニット６ （ＰＩＯＵ６）が接続されている
。そして演算処理装置１は、これら第１のメモリ４．第
２のメモリ５、又は入出力インクフェース６をアクセス
して、これらの間でデータ転送を行い所定の処理又は制
御を実行する。
ここで、２ｉｉｉ算処理装置１は、演算実行プロセンザ
ユニット２ （ＥＰＵ２）とバスインクフェースユニッ
ト３（ＢＩＵ３）とを備えていて、演算実行プロセッサ
ユニット２がこの情報処理システムの１ｌｉ１１ 御演
算を実行し、ハスインタフェースユニノ）・３が演算実
行プロセノザユニット２と共通ハス７との間でのデータ
転送を制御する。
ユニット２ （ＥＰＵ２）とバスインクフェースユニッ
ト３（ＢＩＵ３）とを備えていて、演算実行プロセッサ
ユニット２がこの情報処理システムの１ｌｉ１１ 御演
算を実行し、ハスインタフェースユニノ）・３が演算実
行プロセノザユニット２と共通ハス７との間でのデータ
転送を制御する。
このような構成の情報処理システムでは、通常は、２つ
のメモリ４，５に同一のデータが記１ａされていて、こ
れらの内のどちらか一方が常用のメモリとして使用され
、他方が予備のメモリとされる。そして、常用されてい
るメモリに異常とか故障が発生したときには、予備側の
メモリに切り換えられてこれを常用のメモリとして使用
しシステムにおける処理又は制御がなされるものである
。
のメモリ４，５に同一のデータが記１ａされていて、こ
れらの内のどちらか一方が常用のメモリとして使用され
、他方が予備のメモリとされる。そして、常用されてい
るメモリに異常とか故障が発生したときには、予備側の
メモリに切り換えられてこれを常用のメモリとして使用
しシステムにおける処理又は制御がなされるものである
。
ここで、異常とか故障の原因によって異常等が発生した
メモリを交換する必要性が生じる。
メモリを交換する必要性が生じる。
このような方式おいて、メモリを交換した場合に、再び
常用メモリに異常等が発生して、この交換した新しいメ
モリ側に切り換えて使用しようとしたときに、この交換
したメモリにはシステムで使用されたデータが入ってい
ないことになる。そこで、この情報処理システムの処理
又は制御を一旦中断するとか又は停止して、交換した新
しいメモリに対して、常用であったメモリと同様なデー
タを入力する処理を行なう必要がある。
常用メモリに異常等が発生して、この交換した新しいメ
モリ側に切り換えて使用しようとしたときに、この交換
したメモリにはシステムで使用されたデータが入ってい
ないことになる。そこで、この情報処理システムの処理
又は制御を一旦中断するとか又は停止して、交換した新
しいメモリに対して、常用であったメモリと同様なデー
タを入力する処理を行なう必要がある。
このような処理を行う場合に、この情報処理システムの
処理又は制御に、いわゆるバンプが発生してしまい問題
となる。
処理又は制御に、いわゆるバンプが発生してしまい問題
となる。
しかも、制御対象がこのようなハンプの発生を許さない
か、ハンプがあっては困るようなプラントなどの場合で
は特に、このようなメモリの交換がシステムに悪影響を
及ぼし、問題である。
か、ハンプがあっては困るようなプラントなどの場合で
は特に、このようなメモリの交換がシステムに悪影響を
及ぼし、問題である。
この発明は、このような従来技術の問題にかんがみてな
されたものであって、このような従来技術の問題を解決
するとともに、交換したメモリを予備メモリとして使用
でき、バンプレスでこのメモリを常用側として切り換え
使用できる異常時等のバックアップシステムを提供する
ことを目的とする。
されたものであって、このような従来技術の問題を解決
するとともに、交換したメモリを予備メモリとして使用
でき、バンプレスでこのメモリを常用側として切り換え
使用できる異常時等のバックアップシステムを提供する
ことを目的とする。
このような目的を達成するためのこの発明の異常時等の
バックアップシステムの特徴は、異常等が発生したメモ
リを新しいメモリと交換した場合に、この交換したメモ
リ側から前記演算処理装置に交換されたことを通知し、
この通知を受けた演算処理装置が常用として使用されて
いるメモリのデータを交換したメモリにコピーする処理
をして、交換したメモリを予備メモリとするというもの
である。
バックアップシステムの特徴は、異常等が発生したメモ
リを新しいメモリと交換した場合に、この交換したメモ
リ側から前記演算処理装置に交換されたことを通知し、
この通知を受けた演算処理装置が常用として使用されて
いるメモリのデータを交換したメモリにコピーする処理
をして、交換したメモリを予備メモリとするというもの
である。
このように構成することにより、交換したメモリには常
用メモリと同様なデータが記憶されることになり、いつ
でも常用メモリとして切り換えて使用することができる
ものである。
用メモリと同様なデータが記憶されることになり、いつ
でも常用メモリとして切り換えて使用することができる
ものである。
その結果、この交換したメモリ側へシステムの処理又は
制御が切り換えられても、この切り換えに対してシステ
ムの処理又は制御にバンプが発生しない、いわゆるパン
プレスで切り換えが行えて、システムの処理又は制御は
連続性が保たれることになる。
制御が切り換えられても、この切り換えに対してシステ
ムの処理又は制御にバンプが発生しない、いわゆるパン
プレスで切り換えが行えて、システムの処理又は制御は
連続性が保たれることになる。
以下、この発明の一実施例について図面を用いて説明す
る。
る。
第２図、この発明の異常時等のパ・ノクア・ノブシステ
ムを適用した情報処理システムの主要部分のブロック図
である。なお、第１図に示したものと同一のものは同一
の符号で示す。
ムを適用した情報処理システムの主要部分のブロック図
である。なお、第１図に示したものと同一のものは同一
の符号で示す。
１０は、演算処理装置であって、演算実行プロセッサユ
ニット１１ （ＥＰＵＩ １）とバスインタフェースユ
ニソ）１２ （ＢＩＵ１２）とを備えている。
ニット１１ （ＥＰＵＩ １）とバスインタフェースユ
ニソ）１２ （ＢＩＵ１２）とを備えている。
また、８，９はそれぞれ重複して設けられたシステムに
共通の第１．第２のメモリであって、演算処理装置１０
からバス７を介してアクセスされるものであり、どちら
か一方が常用のメモリとされ、他方が予備のメモリとさ
れる。
共通の第１．第２のメモリであって、演算処理装置１０
からバス７を介してアクセスされるものであり、どちら
か一方が常用のメモリとされ、他方が予備のメモリとさ
れる。
ここで、第１のメモリ８．第２のメモリ９は、それぞれ
同様な構成をしていて、メモリ交換時に接続される電源
供給コネクタ１３と、メモリ交換完了検出回路１４、そ
して割込み信号発生回路１５とを備えている。
同様な構成をしていて、メモリ交換時に接続される電源
供給コネクタ１３と、メモリ交換完了検出回路１４、そ
して割込み信号発生回路１５とを備えている。
さて、演算実行プロセッサユニット１１は、演算実行プ
ロセッサユニット２と同様に、この情報処理システムの
制御演算を実行し、バスインタフェースユニット１２が
演算実行プロセッサユニ・ノド１１と共通バス７との間
でのデータ転送を制御する。そして、演算実行プロセッ
サユニット１１は、第１のメモリ８又は第２のメモリ９
の一方。
ロセッサユニット２と同様に、この情報処理システムの
制御演算を実行し、バスインタフェースユニット１２が
演算実行プロセッサユニ・ノド１１と共通バス７との間
でのデータ転送を制御する。そして、演算実行プロセッ
サユニット１１は、第１のメモリ８又は第２のメモリ９
の一方。
例えば第１のメモリ８からメモリの交換を示す割込み信
号を受けたときに、所定の制御プログラムを起動して常
用側となっている交換されてない方のメモリのデータを
読出して、すなわち現在の場合では第２のメモリ９のデ
ータを読出して、これを交換された第１のメモリ８に転
送して、そのデータを第１のメモリ８側にコービする処
理をする。
号を受けたときに、所定の制御プログラムを起動して常
用側となっている交換されてない方のメモリのデータを
読出して、すなわち現在の場合では第２のメモリ９のデ
ータを読出して、これを交換された第１のメモリ８に転
送して、そのデータを第１のメモリ８側にコービする処
理をする。
ここで、第１のメモリ８又は第２のメモリ９のいずれか
一方が常用として使用され、他方が予備として使用され
るものであるが、今仮に常用として使用されていた第１
のメモリ８が故障して、常用側が第２のメモリ９に切り
換えられているとし・第１のメモリ８が交換されると仮
定する。
一方が常用として使用され、他方が予備として使用され
るものであるが、今仮に常用として使用されていた第１
のメモリ８が故障して、常用側が第２のメモリ９に切り
換えられているとし・第１のメモリ８が交換されると仮
定する。
まず、異常乃至故障した第１のメモリ８を共通バス７か
ら切り離す。次に新しい第１のメモリ８にあらかじめそ
のコネクタ１３を介して電力を供給しておき、その後共
通バス７に接続する。共通ハス７の接続を完了した後に
、電力を供給しているコネクタをコネクタ１３から抜き
、電力の供給を絶つ。このとき、交換した第１のメモリ
８には、共通バス７側から電力が供給されている。
ら切り離す。次に新しい第１のメモリ８にあらかじめそ
のコネクタ１３を介して電力を供給しておき、その後共
通バス７に接続する。共通ハス７の接続を完了した後に
、電力を供給しているコネクタをコネクタ１３から抜き
、電力の供給を絶つ。このとき、交換した第１のメモリ
８には、共通バス７側から電力が供給されている。
このようにすることにより、システムに影響を与えるこ
のなく、メモリの交換が可能となる。
のなく、メモリの交換が可能となる。
さて、前記の場合、第１のメモリ８の交換が完了して、
例えば電力供給側のコネクタが抜かれると、このコネク
タ１３に電力が供給されなくなる。
例えば電力供給側のコネクタが抜かれると、このコネク
タ１３に電力が供給されなくなる。
そして、メモリ交換完了検出回路１４がこの電力が供給
されなくなった状態をコネクタが抜かれたことにより検
出して、その検出信号を割込み信号発生回路１５に送出
する。
されなくなった状態をコネクタが抜かれたことにより検
出して、その検出信号を割込み信号発生回路１５に送出
する。
この検出信号を受けた割込み信号発生回路１５ば、接続
が完了している共通バス７の所定の制御線を介して、メ
モリの交換を示す割込み信号を演算実行プロセンサユニ
ット１１に送出する。 ゛演算実行プロセソサユニソｌ
−１１が、共通バス７とバスインタフェースユニソ１−
１２を経て、この割込み信号を受けると、そのステータ
スを参照して前述したように現在常用のメモリである、
第２のメモリ９のデータを第１のメモリ８に転送してコ
ピーをする。
が完了している共通バス７の所定の制御線を介して、メ
モリの交換を示す割込み信号を演算実行プロセンサユニ
ット１１に送出する。 ゛演算実行プロセソサユニソｌ
−１１が、共通バス７とバスインタフェースユニソ１−
１２を経て、この割込み信号を受けると、そのステータ
スを参照して前述したように現在常用のメモリである、
第２のメモリ９のデータを第１のメモリ８に転送してコ
ピーをする。
そして、このコピーが終了すると、交換した第１のメモ
リ８は、例えば第１のメモリ８の所定のステータス情報
を異常状態から予備の状態にセントすることで、異常等
が回復した予備側のメモリとして処理されて、以後、演
算実行プロセッサユニット１１に予備側メモリとして認
識される。
リ８は、例えば第１のメモリ８の所定のステータス情報
を異常状態から予備の状態にセントすることで、異常等
が回復した予備側のメモリとして処理されて、以後、演
算実行プロセッサユニット１１に予備側メモリとして認
識される。
そこで、現在常用側である第２のメモリ９に異常が発生
した場合には、交換が完了している第１のメモリ８に切
り換えられ、即、これを常用メモリとして使用すること
が可能となる。
した場合には、交換が完了している第１のメモリ８に切
り換えられ、即、これを常用メモリとして使用すること
が可能となる。
このように常用側のメモリに異常等が発生して、 ：交
換した予備側のメモリに常用権が移っても、また、この
情報処理システムに異常等が発生しても、その制御の連
続性が保持され、いわゆるパンプレスで例えばプラント
等の制御の続行が可能となる。
換した予備側のメモリに常用権が移っても、また、この
情報処理システムに異常等が発生しても、その制御の連
続性が保持され、いわゆるパンプレスで例えばプラント
等の制御の続行が可能となる。
以」二、説明してきたが、実施例では共通メモリは、メ
モリ交換時の電源供給コネクタ１３と、メモリ交換完了
検出回路１４、そして割込み信号発生回路１５とを備え
て構成しているが、これらの各回路は、異常等が発生し
たメモリを新しいメモリと交換した場合に、この交換が
完了したことを演算処理装置に通知するものであればど
のようなものであってもよい。
モリ交換時の電源供給コネクタ１３と、メモリ交換完了
検出回路１４、そして割込み信号発生回路１５とを備え
て構成しているが、これらの各回路は、異常等が発生し
たメモリを新しいメモリと交換した場合に、この交換が
完了したことを演算処理装置に通知するものであればど
のようなものであってもよい。
以上の説明から理解できるように、この発明は、異常等
が発生したメモリを新しいメモリと交換した場合に、こ
の交換したメモリ側から演算処理装置に交換されたこと
を通知し、この通知を受けた演算処理装置が常用として
使用されているメモリのデータを交換したメモリにコピ
ーする処理をして、交換したメモリを予備メモリとする
ようにしているので、交換したメモリには常用メモリと
同様なデータが記憶されることになり、いつでも常用メ
モリとして切り換えて使用することができることになる
。
が発生したメモリを新しいメモリと交換した場合に、こ
の交換したメモリ側から演算処理装置に交換されたこと
を通知し、この通知を受けた演算処理装置が常用として
使用されているメモリのデータを交換したメモリにコピ
ーする処理をして、交換したメモリを予備メモリとする
ようにしているので、交換したメモリには常用メモリと
同様なデータが記憶されることになり、いつでも常用メ
モリとして切り換えて使用することができることになる
。
その結果、この交換したメモリ側への処理の切り換えに
対してはシステムの処理又は制御にハンプが発生しない
、いわゆるハンプレスで行えて、システムの制御等は連
続性が保たれることになる。
対してはシステムの処理又は制御にハンプが発生しない
、いわゆるハンプレスで行えて、システムの制御等は連
続性が保たれることになる。
第１図は、従来の異常時等のバックアップシステムを適
用した情報処理システムの主要部分のブロック図、第２
図ｔｔこの発明の異常時等のハックアップシステムを適
用した情報処理システムの主要部分のブロック図である
。 １．１ｔ）−−−演算処理装置 ２．１１− 演算実行
プロセソザユニｙト、３． １２ − ハスインタフェ
ースユニット ４．８− 第１のメモリ ５．９− 第
２のメモリ。 ６−−− 人出力インタフェース ７− 共通パス。 １３ ・−電源供給コネクタ。 １４− メモリ交換完了検出回路。 １５− 割込み信号発生回路。
用した情報処理システムの主要部分のブロック図、第２
図ｔｔこの発明の異常時等のハックアップシステムを適
用した情報処理システムの主要部分のブロック図である
。 １．１ｔ）−−−演算処理装置 ２．１１− 演算実行
プロセソザユニｙト、３． １２ − ハスインタフェ
ースユニット ４．８− 第１のメモリ ５．９− 第
２のメモリ。 ６−−− 人出力インタフェース ７− 共通パス。 １３ ・−電源供給コネクタ。 １４− メモリ交換完了検出回路。 １５− 割込み信号発生回路。
Claims (2)
- （１）演算処理装置にバスを介して接続された第１のメ
モリと第２のメモリとを有し、これら第１゜第２のメモ
リのうちの一方のメモリを常用メモリとして使用し、他
方のメモリを異常時等におけるバンクアップのための予
備メモリとする異常時等のバンクアップシステムにおい
て、前記バンクアンプがなされて予備のメモリが常用メ
モリとして使用されている状態において、異常等が発生
したメモリを新しいメモリと交換した場合に、この交換
したメモリ側から前記演算処理装置に交換されたことを
通知し、この通知を受けた演算処理装置は、前記常用と
して使用されているメモリのデータを前記交換したメモ
リにコピーする処理をして、交換したメモリを予備メモ
リとすることを特徴とする異常時等のバンクアップシス
テム。 - （２）第１のメモリと第２のメモリは、メモリ交換時に
電力が供給されるコネクタを有し、このコネクタに電力
が供給されなくなったことを検出して、メモリが交換さ
れたことを前記演算処理装置に通知することを特徴とす
る特許請求の範囲第１項記載の異常時等のバンクアップ
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079876A JPS60222945A (ja) | 1984-04-20 | 1984-04-20 | 異常時等のバツクアツプシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079876A JPS60222945A (ja) | 1984-04-20 | 1984-04-20 | 異常時等のバツクアツプシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60222945A true JPS60222945A (ja) | 1985-11-07 |
| JPH0319978B2 JPH0319978B2 (ja) | 1991-03-18 |
Family
ID=13702426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59079876A Granted JPS60222945A (ja) | 1984-04-20 | 1984-04-20 | 異常時等のバツクアツプシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60222945A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0240787A (ja) * | 1988-07-29 | 1990-02-09 | Matsushita Refrig Co Ltd | カード式自動販売機の精算装置 |
| JPH0240786A (ja) * | 1988-07-29 | 1990-02-09 | Matsushita Refrig Co Ltd | カード式自動販売機の精算装置 |
| JPH02226435A (ja) * | 1989-02-28 | 1990-09-10 | Fujitsu Ltd | 設定情報管理方式 |
| JPH05120152A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 複数の共有メモリ管理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737893A (en) * | 1980-08-18 | 1982-03-02 | Mitsubishi Electric Corp | Semiconductor laser |
-
1984
- 1984-04-20 JP JP59079876A patent/JPS60222945A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737893A (en) * | 1980-08-18 | 1982-03-02 | Mitsubishi Electric Corp | Semiconductor laser |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0240787A (ja) * | 1988-07-29 | 1990-02-09 | Matsushita Refrig Co Ltd | カード式自動販売機の精算装置 |
| JPH0240786A (ja) * | 1988-07-29 | 1990-02-09 | Matsushita Refrig Co Ltd | カード式自動販売機の精算装置 |
| JPH02226435A (ja) * | 1989-02-28 | 1990-09-10 | Fujitsu Ltd | 設定情報管理方式 |
| JPH05120152A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 複数の共有メモリ管理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319978B2 (ja) | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0319978B2 (ja) | ||
| JPH04268643A (ja) | 情報処理システム | |
| JPS5917467B2 (ja) | 制御用計算機のバツクアツプ方式 | |
| JPH03266131A (ja) | 多重化システムの無応答判定方式 | |
| JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPH02263251A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JPS62115555A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JPS5920056A (ja) | 二重化構成装置における現用ユニツト設定方式 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPS5911456A (ja) | 電子計算システムの自動切替方式 | |
| JPS6212537B2 (ja) | ||
| JPH0348955A (ja) | 補助記憶装置の２重化管理方法 | |
| JPH03206528A (ja) | 情報処理システム | |
| JPS61208137A (ja) | 自動障害復旧バス制御方式 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JPH01133149A (ja) | デユープレツクスシステム | |
| JPH07307770A (ja) | プロテクション制御回路 | |
| JPH029368B2 (ja) | ||
| JPS61167245A (ja) | 予備切替方式 | |
| JPH02109144A (ja) | 伝送ライン切り換え装置 | |
| JPS6079438A (ja) | 情報処理系の系切替制御方式 | |
| JPH01259654A (ja) | 回線自動交換機におけるｎ対１モジュールバックアップ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |