JPH0348963A - レジスタ制御方式 - Google Patents
レジスタ制御方式Info
- Publication number
- JPH0348963A JPH0348963A JP18418289A JP18418289A JPH0348963A JP H0348963 A JPH0348963 A JP H0348963A JP 18418289 A JP18418289 A JP 18418289A JP 18418289 A JP18418289 A JP 18418289A JP H0348963 A JPH0348963 A JP H0348963A
- Authority
- JP
- Japan
- Prior art keywords
- register
- block
- group
- selection means
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
データ転送用バッファレジスタなどに用いられるレジス
タ制御方式に関し、 ゲートの数を大幅に減少し、回路構成が簡単でコストを
低減することができるレジスタ制御方式を提供すること
を目的とし、 レジスタブロックを基本単位として該レジスタブロック
を複数個まとめた複数のレジスタグループを制御するレ
ジスタ制御回路において、前記複数のレジスタグループ
のうちの1つのレジスタグループを選択するグループ選
択手段と、前記レジスタブロックのうちの1つのレジス
タブロックををレジスタブロックライトイネーブル信号
によって選択するブロック選択手段を設けて、所定のレ
ジスタブロックを書き込み状態とするように構成した。
タ制御方式に関し、 ゲートの数を大幅に減少し、回路構成が簡単でコストを
低減することができるレジスタ制御方式を提供すること
を目的とし、 レジスタブロックを基本単位として該レジスタブロック
を複数個まとめた複数のレジスタグループを制御するレ
ジスタ制御回路において、前記複数のレジスタグループ
のうちの1つのレジスタグループを選択するグループ選
択手段と、前記レジスタブロックのうちの1つのレジス
タブロックををレジスタブロックライトイネーブル信号
によって選択するブロック選択手段を設けて、所定のレ
ジスタブロックを書き込み状態とするように構成した。
[産業上の利用分野]
本発明は、データ転送用バッファレジスタなどに用いら
れるレジスタ制御方式に関する。
れるレジスタ制御方式に関する。
複数のグループからなり、その各グループが複数のブロ
ックによって構成されるレジスタ群にあっては、それぞ
れのグループごとに接続されている複数のデータバスの
うちの1つを選択し、グループ内のどこかのブロックに
データを書き込めるようなレジスタ制御回路を設計する
場合、各データバスごとにグループを選択する手段と、
各ブロックごとにゲートを設けてブロックを選択する手
段とを用意する必要がある。
ックによって構成されるレジスタ群にあっては、それぞ
れのグループごとに接続されている複数のデータバスの
うちの1つを選択し、グループ内のどこかのブロックに
データを書き込めるようなレジスタ制御回路を設計する
場合、各データバスごとにグループを選択する手段と、
各ブロックごとにゲートを設けてブロックを選択する手
段とを用意する必要がある。
しかしながら、この方式ではデータバスレジスタの数が
増加すると、ゲートの数も著しく増加してしまい、回路
構成が複雑でコストが増大する。
増加すると、ゲートの数も著しく増加してしまい、回路
構成が複雑でコストが増大する。
したがって、ゲートを増加させることなく、レジスタを
制御するレジスタ制御方式が必要となる。
制御するレジスタ制御方式が必要となる。
[従来の技術]
従来のレジスタ制御方式としては、例えば第3図に示す
ようなものがある。
ようなものがある。
第3図において、1〜3は複数のレジスタグループであ
り、各レジスタグループ1〜3はフリップフロップより
なる複数のレジスタブロック4〜6.7〜9,10〜1
2でそれぞれ構成されている。ここで、例えばX側でレ
ジスタグループ1のレジスタブロック4を選択してデー
タを書き込む場合を例にとって説明すると、グループセ
レクタ13によりゲート14を選択し、さらに、ブロッ
クセレクタ15によりゲート16を選択し、オア回路1
7を介してライトデータをレジスタブロック4に与える
。この場合、信号線19を介してレジスタブロック4に
はライトイネーブル信号が与えられるので、レジスタブ
ロック4にデータを書き込むことができる。また、この
例では、同一タイミングで同じレジスタグループ1のレ
ジスタブロック、例えばレジスタブロック5を、グルー
プセレクタ20およびブロックセレクタ21の操作によ
るゲート22.23の開放で、選択することができ、こ
の場合には信号線24を介してライトイネーブル信号が
レジスタブロック5に与えられる。なお、ゲート16.
24〜31はブロックセレクタ15で、ゲート23.3
3〜40はブロックセレクタ21により、それぞれ選択
される。
り、各レジスタグループ1〜3はフリップフロップより
なる複数のレジスタブロック4〜6.7〜9,10〜1
2でそれぞれ構成されている。ここで、例えばX側でレ
ジスタグループ1のレジスタブロック4を選択してデー
タを書き込む場合を例にとって説明すると、グループセ
レクタ13によりゲート14を選択し、さらに、ブロッ
クセレクタ15によりゲート16を選択し、オア回路1
7を介してライトデータをレジスタブロック4に与える
。この場合、信号線19を介してレジスタブロック4に
はライトイネーブル信号が与えられるので、レジスタブ
ロック4にデータを書き込むことができる。また、この
例では、同一タイミングで同じレジスタグループ1のレ
ジスタブロック、例えばレジスタブロック5を、グルー
プセレクタ20およびブロックセレクタ21の操作によ
るゲート22.23の開放で、選択することができ、こ
の場合には信号線24を介してライトイネーブル信号が
レジスタブロック5に与えられる。なお、ゲート16.
24〜31はブロックセレクタ15で、ゲート23.3
3〜40はブロックセレクタ21により、それぞれ選択
される。
[発明が解決しようとする課題]
しかしながら、このような従来のレジスタ制御方式にあ
っては、所定のレジスタブロックを選択するためには1
つのレジスタブロックごとに2個のゲートが必要となり
、データバスの数が増加したり、レジスタブロックの数
が増加する場合には、ゲートの数が倍増してしまい、回
路構成が複雑となり、コストも増大するという問題点が
あった。
っては、所定のレジスタブロックを選択するためには1
つのレジスタブロックごとに2個のゲートが必要となり
、データバスの数が増加したり、レジスタブロックの数
が増加する場合には、ゲートの数が倍増してしまい、回
路構成が複雑となり、コストも増大するという問題点が
あった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、ゲートの数を大幅に減少し、回路構成が簡
単でコストを低減することができるレジスタ制御方式を
提供することを目的としている。
のであって、ゲートの数を大幅に減少し、回路構成が簡
単でコストを低減することができるレジスタ制御方式を
提供することを目的としている。
[課題を解決するための手段]
第1図は本発明の原理説明図である。
第1図において、41〜43はレジスタブロック44〜
52を基本単位として該レジスタブロック44〜52を
複数個まとめた複数のレジスタグループ、65は前記複
数のレジスタグループ41〜43のうちの1つのレジス
タグループを選択するグループ選択手段、76は前記レ
ジスタブロック44〜52のうちの1つのレジスタブロ
ックをレジスタブロックライトイネーブル信号によって
選択するブロック選択手段である。
52を基本単位として該レジスタブロック44〜52を
複数個まとめた複数のレジスタグループ、65は前記複
数のレジスタグループ41〜43のうちの1つのレジス
タグループを選択するグループ選択手段、76は前記レ
ジスタブロック44〜52のうちの1つのレジスタブロ
ックをレジスタブロックライトイネーブル信号によって
選択するブロック選択手段である。
[作用]
本発明においては、グループ選択手段によって複数のレ
ジスタグループのうちの1つのレジスタグループを選択
し、またブロック選択手段によって選択されたレジスタ
グループのうちの1つのレジスタブロックを選択する。
ジスタグループのうちの1つのレジスタグループを選択
し、またブロック選択手段によって選択されたレジスタ
グループのうちの1つのレジスタブロックを選択する。
こうして、所定のレジスタブロックを選択することがで
き、書き込み可能な状態とすることができる。
き、書き込み可能な状態とすることができる。
この場合、従来のように、データバス側でレジスタブロ
ックを選択するためのゲートを廃止することができるの
で、ゲートの数を大幅に減少することができる。その結
果、回路構成が簡単となり、コストを低減することがで
きる。
ックを選択するためのゲートを廃止することができるの
で、ゲートの数を大幅に減少することができる。その結
果、回路構成が簡単となり、コストを低減することがで
きる。
[実施例]
以下、本発明の実施例を図面に基づいて説明する。
第2図は本発明の一実施例を示す図である。
第2図において、41〜43はレジスタ群を構成するレ
ジスタグループである、レジスタグループ41〜43は
フリップフロップよりなる複数のレジスタブロック44
〜46.47〜49.50〜52よりそれぞれ構成され
ている。
ジスタグループである、レジスタグループ41〜43は
フリップフロップよりなる複数のレジスタブロック44
〜46.47〜49.50〜52よりそれぞれ構成され
ている。
各レジスタグループ41〜43にはX側のデータバス5
3〜55およびY側のデータバス56〜58がそれぞれ
接続されている。また、59〜61はデータバス53〜
55に、62〜64はデータバス56〜58にそれぞれ
設けられた各ゲートであり、ゲート59.62はレジス
タグループ41を、ゲー)60.63はレジスタグルー
プ42を、ゲー)61.64はレジスタグループ43を
選択する。
3〜55およびY側のデータバス56〜58がそれぞれ
接続されている。また、59〜61はデータバス53〜
55に、62〜64はデータバス56〜58にそれぞれ
設けられた各ゲートであり、ゲート59.62はレジス
タグループ41を、ゲー)60.63はレジスタグルー
プ42を、ゲー)61.64はレジスタグループ43を
選択する。
65はグループ選択手段としての一方のグループセレク
タであり、グループセレクタ65は、ゲート59〜61
を選択する。また、他方のグループセレクタ(グループ
選択手段)66はゲート62〜64を選択する。67〜
69はオア回路であり、ゲート59またはゲート62か
らの信号が入力する。同様にオア回路70〜72にはゲ
ート60またはゲート63から、オア回路73〜75に
はゲート61またはゲート64から、信号が入力する。
タであり、グループセレクタ65は、ゲート59〜61
を選択する。また、他方のグループセレクタ(グループ
選択手段)66はゲート62〜64を選択する。67〜
69はオア回路であり、ゲート59またはゲート62か
らの信号が入力する。同様にオア回路70〜72にはゲ
ート60またはゲート63から、オア回路73〜75に
はゲート61またはゲート64から、信号が入力する。
76はブロック選択手段としての一方のブロックセレク
タであり、ブロックセレクタ76はレジスタブロック4
4〜52にそれぞれライトイネーブル信号を出力する。
タであり、ブロックセレクタ76はレジスタブロック4
4〜52にそれぞれライトイネーブル信号を出力する。
また、他方のブロックセレクタ(ブロック選択手段)7
7は、レジスタブロック44〜52に、それぞれライト
イネーブル信号を出力する。
7は、レジスタブロック44〜52に、それぞれライト
イネーブル信号を出力する。
なお、この例では同一タイミングでX、Y側とも同じレ
ジスタグループ41〜43を選択するのは禁止されてい
る。
ジスタグループ41〜43を選択するのは禁止されてい
る。
次に、動作を説明する。
ここでは、レジスタグループ41のレジスタブロック4
4を選択する場合を例にとって説明する。
4を選択する場合を例にとって説明する。
まず、グループセレクタ65によりゲート59を選択し
てゲート59を開くと、ライトデータはオア回路67〜
69を介してレジスタブロック44〜46にそれぞれ、
とどく。
てゲート59を開くと、ライトデータはオア回路67〜
69を介してレジスタブロック44〜46にそれぞれ、
とどく。
なお、本実施例では同一タイミングで同一レジスタグル
ープ41をグループセレクタ66によりゲート62を介
して選択することは禁止されている。
ープ41をグループセレクタ66によりゲート62を介
して選択することは禁止されている。
次に、ブロックセレクタ76によりレジスタグループ4
1のレジスタブロック44を選択してライトイネーブル
信号(クロックイネーブル信号)を与える。したがって
、所定のレジスタブロック44のみが選択され、書き込
み可能な状態となるのでライトデータがブロック44内
に書き込まれる。
1のレジスタブロック44を選択してライトイネーブル
信号(クロックイネーブル信号)を与える。したがって
、所定のレジスタブロック44のみが選択され、書き込
み可能な状態となるのでライトデータがブロック44内
に書き込まれる。
このように、レジスタブロック44〜46゜47〜49
.50〜52を選択するためにゲートをデータバス側に
設ける必要がない。したがって、回路構成が簡単となり
、コストを低減することができる。
.50〜52を選択するためにゲートをデータバス側に
設ける必要がない。したがって、回路構成が簡単となり
、コストを低減することができる。
[発明の効果コ
以上説明してきたように、レジスタグループを選択する
グループ選択手段と、レジスタブロックを選択するブロ
ック選択手段を設けて、所定のレジスタブロックを選択
し、書き込み可能な状態としたため、ゲートの数を大幅
に減少することができる。その結果、回路構成が簡単と
なり、コストを低減することができる。
グループ選択手段と、レジスタブロックを選択するブロ
ック選択手段を設けて、所定のレジスタブロックを選択
し、書き込み可能な状態としたため、ゲートの数を大幅
に減少することができる。その結果、回路構成が簡単と
なり、コストを低減することができる。
第1図は本発明の原理説明図、
第2図は本発明の一実施例を示す図、
第3図は従来例を示す図である。
図中、
41〜43・・・レジスタグループ、
44〜52・・・レジスタブロック、
53〜58・・・データバス、
59〜64・・・ゲート、
65.66・・・グループセレクタ
(グループ選択手段)、
67〜75・・・オア回路、
76.7’l・・・ブロックセレクタ
(ブロック選択手段)。
Claims (1)
- レジスタブロック(44〜52)を基本単位として該レ
ジスタブロック(44〜52)を複数個まとめた複数の
レジスタグループ(41〜43)を制御するレジスタ制
御回路において、前記複数のレジスタグループ(41〜
43)のうちの1つのレジスタグループを選択するグル
ープ選択手段(65)と、前記レジスタブロック(44
〜52)のうちの1つのレジスタブロックを、レジスタ
ブロックライトイネーブル信号によって選択するブロッ
ク選択手段(76)を設けて、所定のレジスタブロック
を書き込み状態とすることを特徴とするレジスタ制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18418289A JPH0348963A (ja) | 1989-07-17 | 1989-07-17 | レジスタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18418289A JPH0348963A (ja) | 1989-07-17 | 1989-07-17 | レジスタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348963A true JPH0348963A (ja) | 1991-03-01 |
Family
ID=16148797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18418289A Pending JPH0348963A (ja) | 1989-07-17 | 1989-07-17 | レジスタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348963A (ja) |
-
1989
- 1989-07-17 JP JP18418289A patent/JPH0348963A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309755A (en) | Computer input/output arrangement for enabling a simultaneous read/write data transfer | |
| JPH0421053A (ja) | 非同期データ伝送装置 | |
| US5125011A (en) | Apparatus for masking data bits | |
| US4272829A (en) | Reconfigurable register and logic circuitry device for selective connection to external buses | |
| KR900015008A (ko) | 데이터 프로세서 | |
| JPS63213014A (ja) | デ−タ処理装置 | |
| US4575796A (en) | Information processing unit | |
| US4090256A (en) | First-in-first-out register implemented with single rank storage elements | |
| US4755968A (en) | Buffer memory device controlled by a least recently used method | |
| US6510480B1 (en) | Data transfer circuit and data processing method using data transfer circuit for handling interruption processing | |
| US5592681A (en) | Data processing with improved register bit structure | |
| JPH0376557B2 (ja) | ||
| KR200172705Y1 (ko) | 듀얼포트램 억세스회로의 억세스 충돌방지회로 | |
| SU1513462A1 (ru) | Устройство дл сопр жени эвм с внешним устройством | |
| JP2897774B2 (ja) | 出力セレクト回路 | |
| JPS6298761A (ja) | 半導体装置 | |
| JP2953169B2 (ja) | データ処理装置 | |
| SU1399751A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPH0376558B2 (ja) | ||
| JPS63253592A (ja) | 集積回路 | |
| JPH03118652A (ja) | 集積回路の制御信号切換装置 | |
| JPS5849960B2 (ja) | 情報チエツク方式 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH04198777A (ja) | Asicのエミュレータ |