JPH0348964A - システムバスのデータ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明はシステムバスに複数の機能モジュールが接続
され、各機能モジュールが時分割でシステムバスを占有
し、機能モジュール相互間のデータ転送を行う計算機シ
ステムにおけるシステムバスのデータ転送方法に関する
もので、 特に機能モジュールが一回のデータ転送にシステムバス
を占有する占有時間を極力短縮し得るようにしたシステ
ムバスのデータ転送方法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。

【従来の技術】

計算機システムを構成する場合、システムの機能を複数
の機能モジュールに分割し、それらのモジュールをシス
テムバスによって接続し、相互にデータ転送を行うこと
により、全体としてシステムの機能を実現するという方
法が一般的にとられている。 第６図はこの・ような計算機システムの構成例であり、
Ｍ　（Ｍｌ　−Ｍ５）は各種の機能モジュール、例えば
プロセッサ、ファイルコントローラ、通信コントローラ
等であり、６はシステムバスである。 各機能モジュールＭは、マイクロプロセッサ１０゜２０
、メモリ１７．２７、内部バス１３．２３、システムバ
スインタフェース１１３．２１３、Ｉ１０インタフェー
ス２２４等により構成されている。 第６図の構成において機能モジュールＭｌをプロセッサ
、Ｍ２をファイルコントローラとした場合、メモリ１７
とｌ１０２２５間のデータ転送は例えば次の手順によっ
て行われる。 ■マイクロプロセッサ１０はシステムバスインタフェー
ス１１３を起動して、システムバス６経由でメモリ２７
に転送命令を書込む。 ■転送命令の書込みは割込等でマイクロプロセッサ２０
に通知される。 ■マイクロプロセッサ２０は命令を解読してそれがメモ
リ１７からｌ１０２２５への転送命令であれば、システ
ムバスインタフェース２１３を起動して、まずメモリ１
７からメモリ２７ヘデータ転送を行う。 ■マイクロプロセッサ２０は更にＩ１０インタフェース
２２４を起動してメモリ２７とｌ１０２２５のデータ転
送を行う。 システムバス６を介したこのようなメモリ１７とメモリ
２７間の従来のデータ転送方法の例を第６図ないし第９
図を用いて更に詳しく説明する。 第６図にメモリ２７とメモリ１７間のデータ転送を行う
場合のシステムバス６上の主要な信号を、第７図および
第８図にそのタイムチャートを示す。 第７図はモジュールＭ２からモジュールＭｌへのライト
動作を、第８図はモジュールＭ２からモジュールＭ１の
リード動作を示している。 第７図における信号の意味は次のとおりである。 ＢＣｌＫはシステムバスの同期クロック（パスタロック
ともいう）で、第６図のシステムバスインタフェース１
１３および２１３は、これに同期してシステムバス６上
の信号を送受信する。ＷＴはライトコマンドで、モジュ
ールＭ２からモジュールＭ１へのデータ転送を起動する
信号である。ＡＤはデータ転送先のアドレス（ディステ
ィネーションアドレスともいう）で、モジュールＭ１の
メモリ１７の所定のアドレス（システムバスの空間に割
付られている）を指定する。ＤＴＡは転送データでシス
テムバスインタフェース２１３によってメモｒＪ２７の
所定のアドレスより読出され、システムバス６へ送出さ
れる。ＡＣＫはライトコマンドＷＴに対する応答信号で
、システムバスインタフェース１１３がデータを受信し
た事をシステムバスインタフェース２１３へ通知する信
号である。 第７図のタイムチャートにおいて、システムバスインタ
フェース２１３はシステムバス６を獲得すると、（但し
システムバスの獲得シーケンスは本発明とは直接関係な
いのでここでは省略する。）バスクロックＢＣＬＫに同
期してライトコマンドＷＴと共に転送先アドレスＡＤ、
転送データＤＴＡをシステムバス６に送出する。システ
ムバスインタフェース１１３は転送先アドレスＡＤを判
別してモジュールＭ１を対象とした転送であることを知
り、ライトコマンドＷＴによって転送データＤＴＡを受
信する。同システムバスインタフェース１１３は更に受
信したデータＤＴＡをメモリ１７に書込んだ後、応答信
号ＡＣＫを送出する。システムバフインタフェース２１
３はこの応答信号ＡＣＫを受信してライトコマンドＷＴ
を無効にし、システムバス６の転送サイクルを終結させ
る。 従来のこのような転送方法においては、システムバスイ
ンタフェース１１３がライトコマンドＷＴを受信して応
答信号ＡＣＫを送信するまでに内部バス１３を獲得し、
メモリ１７に凹込むまでの時間Ｔｗが必要となる。同シ
ステムバスインタフェース１１３がシステムバス６より
データＤＴＡを受信した時に、自モジュールのプロセッ
サ１０がメモリ１７をアクセス中であれば、同システム
バスインタフェ１１３はそのアクセスの終了を待って、
メモリ１７ヘデータを書込むことになる。 第８図における信号の意味は次のとおりである。 バスクロックＢＣＬＫは第７図と同じであり、ＲＤはリ
ードコマンドで、モジュールＭ１からモジュールＭ２へ
のデータ転送を起動する信号である。ＡＤはデータ要求
先のアドレス（ソースアドレスともいう）でモジュール
Ｍｌのメモリ１７の所定のアドレスを指定する。ＡＣＫ
は今度はリードコマンドＲＤに対する応答信号でシステ
ムバスインタフェース１１３が要求されたデータＤＴＡ
をメモリ１７より読出しシステムバス６へ送出後、シス
テムバスインタフェース２１３へそのデータを受信させ
るタイミングを与える。 第８図のタイムチャートにおいて、システムバスインタ
フェース２１３はシステムバス６を獲得すると、バスク
ロックＢＣＬＫに同期してリードコマンドＲＤと共に要
求先アドレスＡＤをシステムバス６に送出する。システ
ムバスインタフェース１１３は要求先アドレスＡＤを判
別してモジュールＭ１を対象とした転送であることを知
り、リードコマンドＲＤによって要求先アドレスＡＤを
受信する。同システムバスインタフェース１１３は更に
要求先アドレスＡＤによって指定されたメモリ１７上の
アドレスよりデータＤＴＡを読出し、応答信号’Ａ　Ｃ
Ｋと共にシステムバスバス６へ送出スる。 システムバスインタフェース２１３はこの応答信号ＡＣ
Ｋによってシステムバス６上の読出データＤＴＡを受信
し、メモリ２７へ書込んだ後、リードコマンドＲＤを無
効にし、システムバスの転送サイクルを終結させる。 第８図の転送の場合はシステムバスインタフェース２１
３がシステムバス６を獲得してからこのデータ転送を終
了するまでの時間はシステムバスインタフェース１１３
がメモリ１７よりデータを読出すＶｆ　間Ｔ　Ｒとシス
テムバスインタフェース２１３がメモリ２７ヘデータを
書込む時間Ｔｗｌによって左右されることになる。 第９図は従来のデータ転送方法の別の例を示すブロック
図である。第６図と異なる所はシステムバスインタフェ
ース１１３，２１３内にそれぞれ一時的にデータを格納
するためのデータバッファ１８．２８を設けた事である
。システムバス６上のデータ転送は、目的とするメモリ
に格納するのを待たず、このデータバッファに１８．２
８に格納した時点で終了とする。これによって第７図に
おけるメモリ書込時間Ｔｗおよび第８図におけるメモリ
書込時間Ｔｗｌの時間はシステムバスの占有時間からは
除外される事になる。

【発明が解決しようとする課題】

しかしながら第９図のデータ転送方法においてもまだ第
８図のメモリ続出時間ＴＲは必要であり、またデータバ
ッファ１日または２８にすでにデータが格納されている
状態の時に、次の転送が起動されると、やはりシステム
バスバス６の占有時間は長くなってしまう。第６図に示
すような計算機システムにおいては１回のデータ転送に
おけるシステムバス６の占有時間はできるだけ短かい事
が望ましく、長ければそれだけシステムとしての性能を
低下させる事になる。 そこで本発明は、従来のデータ転送方法におレチるシス
テムバス６の占有時間が、モジュール内の内部バスの獲
得の為の時間や、モジュール内のメモリのアクセス時間
の為に引き伸されるという問題を解決するためになされ
たもので、システムバスバス６の占有時間が、内部バス
の獲得時間やメモリのアクセス時間に左右されず、常に
一定でかつ短時間となるようなデータ転送方法を提供す
ることを課題とする。

【課題を解決するための手段】

前記の課題を解決するために本発明の方法は、「複数の
機能モジュール（ＭＡなど）が１つのシステムバス（６
など）に接続され、この各機能モジュールが時分割で前
記システムバスを占有し、当該の機能モジュール相互間
のデータ転送を行うようなシステムにおいて、 前記の各機能モジュール毎に、前記システムバスからア
ドレス、データ、コマンドを受信して記憶する先入先出
メモリ（以下ＦＩＦＯという）を設け、 第１の前記機能モジュール（ＭＡＩなど）から第２の前
記機能モジュール（ＭＡ２など）へデータをライトする
場合は、第１の機能モジュールが前記システムバスへ送
出したディスティネーションアドレス（ＡＤなど）、書
込用転送データとしてのライトデータ（ＤＴＡなど）、
ライトコマンド（ＷＴｌなど）を第２の機能モジュール
の前記ＦＩＦＯ（２６など）に格納した時点で第１の機
能モジュールの前記システムバスの占有を終了させ、第
２の機能モジュールはその後、該ＦｒＦＯの格納内容を
調べて、自身の前記ディスティネーションアドレスに前
記ライトデータを格納することとし、 第１の機能モジュールから第２の機能モジュールのデー
タをリードする場合は、第１の機能モジュールが前記シ
ステムバスへ送出したソースアドレス（ＡＤなど）、デ
ィスティネーションアドレス（ＡＤｌなど）、リードコ
マンド（ＲＤなど）を第２の機能モジュールの前記ＦＩ
ＦＯに格納した時点で第１の機能モジュールの前記シス
テムバスの占有を終了させ、第２の機能モジュールはそ
の後、該ＦＩＦＯの格納内容を調べて自身の前記ソース
アドレスよりデータを読出し第１の機能モジュールの前
記ディスティネーションアドレスに対して該機能モジュ
ールの前記ＦＩＦＯ（１６など）を介する前記データラ
イトの方法を用いて該データをライトするように１する
ものとする。

【作　用】

各ｍ能モジュールＭＡ毎にシステムバス６上のアドレス
、データ、コマンドを受信して記憶する先入先出メモリ
（ＦＩＦＯとも略記する）を設け、モジュールＭＡＬか
らモジュールＭＡ２ヘライトする場合はモジュールＭＡ
ＬがモジュールＭＡ２のＦＩＦＯ２６にアドレス１デー
タ、コマンドを書込んだ時点でバスの転送サイクルを終
了させる。 またモジュールＭＡＩからモジュールＭＡ２をリードす
る場合は、モジュールＭＡＩがモジュールＭＡ２のＦＩ
ＦＯ２６へモジュールＭＡ２のソースアドレス（要求先
アドレス）、モジュールＭＡＩのディスティネーション
アドレス（転送先アドレス）、リードコマンドを書込ん
だ時点でバスの転送サイクルを一旦終了させ、モジュー
ルＭＡ２は別のサイクルで、モジュールＭＡＬのＦＩＦ
Ｏ］６へ要求されたデータとディスティネーションアド
レスを書込むようにする。この方法によれば、システム
バス上のデータ転送は転送先のモジュールのＦＩＦＯへ
のライトのみとなり、システムバスの専有時間は常に一
定でかつ短時間となる。上記のデータ転送方法は、ＦＩ
ＦＯの有する次のような特性を利用したものである。 ■ＦＩＦＯは書込みと読出しが非同期に独立して行える
。 ■ＦＩＦＯのアクセス速度としては高速メモリと同程度
のものが入手できる。 ■システムバスの規模に応して段数を選択できる。

【実施例】

以下第１図ないし第５図に基づいて本発明の詳細な説明
する。第１図は新たな機能モジュールＭＡ　（ＭＡＩ）
から別の新たな機能モジュールＭＡ（ＭＡ２）へデータ
をライトする場合の実施例を示す。同図において、６は
システムバス、１０．２０はマイクロプロセッサ、１１
．２１　はＤＭＡコントローラ（例えばＡＭＤ社８２３
７相当）　、１２．２２はバスコントローラ、１３．２
３は内部バス、１４．２４はアドレスのセレクタ（例え
ばＴ１社Ｓ　Ｎ７４１５７相当）、２５はデータ分配器
（例えばＴＩ社Ｓ　Ｎ７４２４４相当）、２６はＦＩＦ
Ｏ（例えば日本電気＠ｔｉ　Ｐ　Ｄ３３４１Ｃ相当）、
１７．２７はメモリ、１８Ａはデータバンファ（例えば
Ｔ１社Ｓ　Ｎ７４３７４相当）　、１２０はアドレスカ
ウンタ（例えばＴＩ社Ｓ　Ｎ７４１６１相当）を示す。 第３図は第１図におけるバスコントローラ１２および２
２の内部のブロック図を示す。第３図のＢＣＩはこのバ
スコントローラにおけるシステムバス６へのコマンド送
信側ヲ、同じ（ＢＣ２コマンド受信側を示している。第
３図のバスコントローラのコマンド受信側ＢＣ２におい
て、比較器ＢＣ２１は例えばＴＩ社Ｓ　Ｎ７４６Ｂ２相
当を使用する。 第１図においてモジュールＭＡＩがシステムバス６を占
有して、モジュールＭＡＩのメモリ１７からモジュール
ＭＡ２のメモリ２７ヘデータを転送（ライト）する場合
の動作は次のようになる。 ■モジュールＭＡＩのマイクロプロセッサ１０はＤＭＡ
コントローラ１１内のチャネル０のアドレスカウンタ（
図外）にメモリ１７の転送データ（つまりライトデータ
）の先頭アドレスを、同じ＜ＤＭＡコントローラ１１内
のバイトカウンタ（図外）に転送バイト数をセットする
。 ■プロセッサ１０はアドレスカウンタ１２０に転送先メ
モリ２７の先頭アドレス　（つまりディスティネーショ
ンアドレス）をセットする。 ■マイクロプロセッサ１０はバスコントローラ１２のス
タートパルス発生器ＢＣＩＩ（第３図）をセットして、
ＤＲＱＯ（ＤＭＡコントローラ１１のチャネルＯの起動
（転送要求）信号）によりＤＭＡコントローラ１１を起
動する。 ■ＤＭＡコントローラ１１はプロセッサ１０との信号Ｈ
ＯＬＤ、ＨＯＬＤ　　ＡＣＫのやり取りにより内部バス
１３を獲得し、前記のチャネルＯのアドレスカウンタの
指定するメモ１月７のデータを、データバッファ１８Ａ
に転送する。このときアドレスセレクタ１４では、ＤＭ
Ａコントローラ１１の出力するアドレスが選択される。 ■データバッファ１８Ａにデータが格納されるタイミン
グ（ＤＭＡコントローラ１１のチャネル０のＤＭＡ許可
信号ＤＡＣＫＯの立下り）でシステムバスの獲得要求が
セットされる。（第３図ＢＣＩ参照） ■バスコントローラ１２はシステムバス６を獲得すると
、バスクロックＢＣＬＫに同期してライトコマンドＷＴ
Ｉをシステムバス６に出力すると共にデータバッファ１
８Ａ、アドレスカウンタ１２０のゲートを開いて、転送
データＤＴＡおよび転送先アドレスＡＤをシステムバス
６に出力する。 ■バスコントローラ２２はこの転送先アドレスＡＤを比
較器ＢＣ２１（第３図）で判別し、自己の設定アドレス
と一致していれば、ライトコマンドＷＴＩによって、そ
のコマンド内容と、転送先アドレスＡＤと、転送データ
ＤＴＡをＦＩＦＯ２６に取込み、応答信号ＡＣＫをシス
テムバス６に送出する。（第３図ＢＣ２参照） ■バスコントローラ１２は応答信号ＡＣＫを受信すると
、ライトコマンドＷＴＩを無効にしてシステムバス６の
転送を終結する。応答信号ＡＣＫはモジュールＭＡＩ内
部の次のＤＭＡ転送要求ＤＲＱＯをセットする。（第３
図ＢＣＩ参照）この応答信号ＡＣＫはまた、アドレスカ
ウンタ１２０のインクリメントのタイミングを与える事
にもなる。 ＤＭＡコントローラ１１内のアドレスカウンタ、バイト
カウンタは、１回のＤＭＡ転送が終る毎にインクリメン
トされており、通常バイトカウンタのオーバフローによ
り、プロセッサ１０へ割込が通知され、プロセッサ１０
はＤＭＡコントローラ１１の内部をリードしてチャネル
Ｏの転送終了を知ることができる。 一方、データを受信する方のモジュールＭＡ２は、モジ
ュールＭＡＩより送信されて来る転送データＤＴＡ、転
送先アドレスＡＤ、　　ライトコマンドＷＴＩを次々に
ＦＩＦＯ２６に取込むが、ＦＩＦ０２６にデータ有の信
号としての０ＵＴＰＵＴ　　ＲＥＡＤＹ信号０ＰＲＤＹ
と、ＦＩＦＯ２６のライトコマンドＷＴＩの出力との論
理積によって、モジュールＭＡ２のＤＭＡコントローラ
２１のチャネル１のＤＭＡ要求信号ＤＲＱＩがツセトさ
れる。これによってＤＭＡコントローラ２１は、ＦＩＦ
Ｏ２６に格納されているデータをＦＩＦＯ２６に格納さ
れている転送先アドレスＡＤを用いてメモリ２７の所定
のアドレスへ転送する。このときアドレスセレツタ２４
はＦＩＦＯ２６の出力するアドレスＡＤを選択し、デー
タ分配器２５はＦＩＦＯ２６の出力データＤＴＡを内部
バス２３へ出力する。転送の終了信号（ＤＭＡコントロ
ーラ２１からのチャネル１のＤＭＡ許可信号ＤＡＣＫＩ
の立下り微分信号）によってＦＩＦＯ２６の内容はシフ
トアウトされ、ＦＩＦＯ２６に転送すべきデータが残っ
ている間は、常にチャネル１のＤＭＡ転送要求ＤＲＱＩ
がセットされ、次のＤＭＡ転送が起動される（第３図Ｂ
Ｃ２参照）、なおこのときＤＭＡコントローラ２１のチ
ャネル１は、プロセッサ２０によって常に動作可能状態
に設定しておく必要がある。 第４図に本動作タイムチャートを示す、第４図の信号の
意味は第７図と同じである。第４図におけるデータ転送
はシステムバスの同期クロック（バスクロツタ）ＢＣＬ
Ｋの２周期の時間で実行され、システムバス６の占有時
間は常に一定である。なお、この場合、ＦＩＦＯ２６は
バスクロックＢＣＬＫの１周期以内に書込むのに十分な
アクセススピードを有しているものを選択する必要があ
る。またＦＩＦＯ２６の段数は、計算機システムを構成
する機能モジュールＭＡの数や、データ転送要求の発生
頻度を考慮して、オーバーフローしないような十分な深
さを持つものを選択する必要がある。 第２図はモジュールＭＡＩから別のモジュールＭＡ２の
データをリードする場合の実施例を示す。 第２図は第１図に比べて１．モジュールＭＡＩ側にデー
タ分配器１５．　　Ｆ　Ｉ　Ｆ　０１６．アドレスカウ
ンタ１１９が追加されている。またモジュールＭＡＺ側
に、データバッファ２８Ａおよびアドレスバッファ２４
１が追加されている。 第２図において、モジュールＭＡＩがモジュールＭＡ２
のメモリ２７よりデータを読出してメモリ１７に格納す
るまでの動作は次のようになる。 ■モジュールＭＡＬのプロセッサ１０はＤＭＡコントロ
ーラ１１のチャネル３のバイトカウンタ　（図外）に転
送バイト数をセットする。（チャネル３のアドレスカウ
ンタは使用しない、） ■プロセッサ１０はアドレスカウンタ１２０にリードデ
ータの格納されているメモリ２７の先頭アドレス（つま
りソースアドレス）をセットする。 ■プロセッサ１０ばアドレスカウンタ１１９に、メモ１
月７内のり−ドデータの転送先の先頭アドレス（つまり
ディスティネーションアドレス）をセットする。 ■プロセッサ１０は、バスコントローラ１２のスタート
ハルス発生器ＢＣＩＩをセットして、システムバス６の
獲得要求をセットする（第３図ＢＣＩ参照）。 ■バスコントローラ１２はシステムバス６　ヲ５１に得
すると、バスクロックＢＣＬＫに同期してリードコマン
ドＲＤをシステムバス６出力すると共に（第３図ＢＣＩ
参照）、アドレスカウンタ１１９，１２０のゲートを開
いてソースアドレスとしての要求先アドレスＡＤ（つま
りメモリ２７のアドレス）、ディスティネーションアド
レスとしての転送先アドレスＡＤＩ（つまりメモリ１７
のアドレス）をシステムバス６に出力する。このとき転
送先アドレスＡＤＩはシステムバス６のデータラインに
データＤＴＡの形で出力される。 一方、モジュールＭＡ２のバスコントローラ２２は、要
求先アドレスＡＤを比較器ＢＣ２１（第３図）で判別し
、自己の設定アドレスと一致していれば、リードコマン
ドＲＤによって、その内容と要求先アドレスＡＤとデー
タＤＴＡ　（実際は転送先アドレスＡＤＩ）をＦＩＦＯ
２６に取込み、応答信号ＡＣＫをシステムバス６に出力
する。 ■バスコントローラ１２はモジュールＭＡ２の応答信号
ＡＣＫを受信すると、リードコマンドＲＤを無効にして
、システムバス６の転送サイクルを終結する。モジュー
ルＭＡ２のバスコントローラ２２は、ＦＩＦＯ２６にデ
ータ有の信号としての０ＵＴＰＵＴ　　ＲＥＡＤＹ信号
０ＰＲＤＹとＦＩＦＯ２６のリードコマンドＲＤの出力
との論理積により、ＤＭＡコントローラ２１のチャネル
２のＤＭＡ要求信号Ｄ　ＲＱ２をセットする。ＤＭＡコ
ントローラ２１はＦＩＦＯ２６に格納されているメモリ
２７のアドレスよりデータＤＴＡを読出し、データバッ
ファ２８Ａに格納する。同時にＦＩＦＯ２６のディステ
ィネーション（転送先）アドレスＡＤＩがアドレスバッ
ファ２４１にセットされる。このときアドレスセレクタ
２４はＦＩＦＯ２６の出力するアドレスＡＤＦを選択し
、データ分配器２５は、ディスティネーションアドレス
ＡＤＩをアドレスバッファ２４１へ出力する。このＤＭ
Ａ転送の終了のタイミング（チャネル２のＤＭＡ許可信
号ＤＡＣＫ２の立下り微分信号）でＦＩＦＯ２６のデー
タはシフトアウトされ、同時に出力バスの転送要求がセ
ットされる。このときＤＭＡコントローラ２１のチャネ
ル２はプロセッサ２０により常に動作可能状態に設定し
ておく必要がある。 バスコントローラ２２がシステムバス６をｌ得するとパ
スタロックＢＣＬＫに同期してライトコマンドＷＴ２を
出力すると共に、データバッファ２８Ａ、アドレスバッ
ファ２４１のゲートを開いて、転送先アドレスＡＤ（実
際はＡＤＩ）、転送データＤＴＡをシステムバス６に出
力する（第３図ＢＣＩ参照）、なおここではリード要求
のあったデータの転送であることを通常のライトと区別
するためにライトコマンドＷＴ２を用いる。 ■ライトコマンドＷＴ２を受信したバスコントローラ１
２は、システムバス上の転送先アドレスＡＤ、転送デー
タＤＴＡをＦＩＦＯ１６に取込むと共に応答信号ＡＣＫ
をシステムバス６に出力する。 バスコントローラ２２はこの応答信号ＡＣＫを受信する
とライトコマンドＷＴ２を無効にし、システムバス６の
転送サイクルを終結する。 ■一方、バスコントローラ１２では、ＰＩＦＯ１６にデ
ータ有の信号としての０ＵＴＰＵＴ　　ＲＥＡＤＹ信号
０ＰＲＤＹと１ｌＦＯ１６のライトコマンドＷＴ２の出
力との論理積によってＤＭＡコントローラ１１のチャネ
ル３のＤＭＡ要求信号Ｄ　ＲＱ３がセットされる。 ■これによりＤＭＡコントローラ１１はＦＩＦＯ１６に
格納されている転送データＤＴＡを、ＦＩＦ０１６に格
納されている転送先アドレスＡＤＩを用いてメモリ１７
に格納する。このときアドレスセレクタ１４はＦＩＦＯ
１６の出力するアドレスＡＤＩを選択し、データ分配器
１５はＦｆＦＯ１６の出力する転送データＤＴＡを内部
バス１３に出力する。 ［相］ＤＭＡコントローラ１１のチャネル３の転送終了
のタイミング（ＤＭＡ許可信号ＤＡＣＫ３の立下り）で
、次のシステムバス６のリードコマンドＲＤをセットす
る共に、バイトカウンタおよび、アドレスカウンタ１１
９，１２０がインクリメントされる。ＤＭＡ転送の終了
はバイトカウンタのオーバフローにより、割込でプロセ
ッサ１０に通知される。 モジュールＭＡＩからモジュールＭＡ２のメモｌ７２７
のデータを読出し、メモリ１７に格納するまでの動作の
システムバス６上のタイムチャートを第５図に示す。第
５図の（ａＪはリード要求信号の送受信を示し、同図ら
）は要求のあったデータのモジュールＭＡ２側からのデ
ータ転送を示す。この（ａ）。 俤）のいずれにしてもシステムバス６の占有時間はバス
クロックの２周期の時間で一定である。 この場合、リード要求とリードデータの転送がシステム
バス上の別々のサイクルで実行される。 従ってモジュールＭＡＩ側がリード要求を出してから実
際にデータが転送される前に、モジュールＭＡ２とは別
の機能モジュールにより、モジュールＭＡＩが予定して
いたメモリ１７のアドレスに別のデータを書込まれてし
まう事があり得る。従ってシステムにとうてそれが不都
合な場合は、モジュールＭＡ毎にライト可能な開城を割
当てる等のライトプロテクト機構が必要さなる。

【発明の効果】

機能モジュール間の従来のデータ転送方法では、システ
ムバスの占有時間にモジュールの内部バスのデータ転送
時間も介在していたため、前記システムバス占有時間は
機能モジュール内に実装されているマイクロプロセッサ
やメモリのスピードに依存し、約１μｓ〜数μｓを必要
としたのに対し、本発明によれば、システムバスの転送
をモジュール内部バスの転送と切離し、ＦＩＦＯへのラ
イトのみとしたので、例えば、システムバスの同期クロ
ックが８ＭＨｚとすれば、システムバス上のデータ転送
はすべて２５０ｎｓで終了することができる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのモジュール間のデー
タライト動作時の機能ブロック図、第２図は同じくモジ
ュール間のデータリード動作時の機能ブロック図、 第３図は同じく第１図、第２図におけるバスコントロー
ラの内部構成を示すブロック図、第４図は第１図に対応
するシステムバス上のタイムチャート、 第５図は第２図に対応するシステムバス上のタイムチャ
ート、 第６図は計算機システムおよび従来のモジュール間デー
タ転送の一例を示す機能ブロック図、第７図は第６図に
おけるモジュール間のデータライト時におけるシステム
バス上のタイムチャート、 第８図は第６図におけるモジュール間のデータリード時
におけるシステムバス上のタイムチャート、 第９図は従来のモジュール間データ転送の他の例を示す
機能ブロック図である。 ＭＡ：　（ＭＡＩ、ＭＡ２−）：機能モジュール、６：
システムバス、　１０．２０　７マイクロプロセツサ、
１１．２１　　：　ＤＭＡコントローラ、１２，２２　
　：バスコントローラ、１３．２３　：内部バス、１４
，２４　７アドレスセレクタ、１５，２５　７デ一タ分
配器、１６，２６　　：Ｆ　Ｉ　Ｆ　０．１７，２７　
　：メモリ、１８Ａ、２８Ａ　　：データバッファ、１
１９，１２０　　ニアドレスカウンタ、２４１：アパス
クロヅグ ＢＣＬに Ｌ−−ニー→←Ｌ−−工−−」 メモリ書込時陶 オ フ図 オ８図

Claims (1)

1. 【特許請求の範囲】 １）複数の機能モジュールが１つのシステムバスに接続
   され、この各機能モジュールが時分割で前記システムバ
   スを占有し、当該の機能モジュール相互間のデータ転送
   を行うようなシステムにおいて、 前記の各機能モジュール毎に、前記システムバスからア
   ドレス、データ、コマンドを受信して記憶する先入先出
   メモリ（以下ＦＩＦＯという）を設け、 第１の前記機能モジュールから第２の前記機能モジュー
   ルへデータをライトする場合は、第１の機能モジュール
   が前記システムバスへ送出したディスティネーションア
   ドレス、書込用転送データとしてのライトデータ、ライ
   トコマンドを第２の機能モジュールの前記ＦＩＦＯに格
   納した時点で第１の機能モジュールの前記システムバス
   の占有を終了させ、第２の機能モジュールはその後、該
   ＦＩＦＯの格納内容を調べて、自身の前記ディスティネ
   ーションアドレスに前記ライトデータを格納することと
   し、 第１の機能モジュールから第２の機能モジュールのデー
   タをリードする場合は、第１の機能モジュールが前記シ
   ステムバスへ送出したソースアドレス、ディスティネー
   ションアドレス、リードコマンドを第２の機能モジュー
   ルの前記ＦＩＦＯに格納した時点で第１の機能モジュー
   ルの前記システムバスの占有を終了させ、第２の機能モ
   ジュールはその後、該ＦＩＦＯの格納内容を調べて自身
   の前記ソースアドレスよりデータを読出し、第１の機能
   モジュールの前記ディスティネーションアドレスに対し
   て該機能モジュールの前記ＦＩＦＯを介する前記データ
   ライトの方法を用いて該データをライトするようにした
   ことを特徴とするシステムバスのデータ転送方法。