JPH0348982U - - Google Patents

Description

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第
２図は、従来のバーストゲートパルス発生回路を
示す回路図、及び第３図イ乃至ヌは第１図の説明
に供する為の波形図である。 ２……ＶＣＯ、３……第１の分周器、４……第
２の分周器、５……微分回路、８……ＲＳ−ＦＦ
、９……第１ゲート回路、１０……第２ゲート回
路。

Claims (1)

1. 【実用新案登録請求の範囲】 水平同期信号から所定の遅れ時間を有し所定の
   パルス幅を持つたバーストゲートパルスを得る為
   のバーストゲートパルス発生回路において、水平
   同期信号によつて所定期間毎にパルス位置が規定
   されかつ水平同期周期より充分に短い周期を有す
   るクロツクパルスを発生する手段と、 該クロツクパルスをクロツク入力とする第１の
   分周手段と、 該第１の分周手段からの出力をクロツク入力と
   する第２の分周手段と、 水平同期信号を微分し、その微分出力で前記第
   １及び第２の分周手段をリセツトする微分回路と
   、 該微分回路の微分出力及び前記第２の分周手段
   の分周出力に応じて反転するフリツプフロツプと
   、 該フリツプフロツプの出力信号に応じて前記第
   ２の分周手段の分周出力をゲートするゲート手段
   と から成り、該ゲート手段の出力端よりバーストゲ
   ートパルスを得るようにしたことを特徴とするバ
   ーストゲートパルス発生回路。