JPH03115425U - - Google Patents
Info
- Publication number
- JPH03115425U JPH03115425U JP2447590U JP2447590U JPH03115425U JP H03115425 U JPH03115425 U JP H03115425U JP 2447590 U JP2447590 U JP 2447590U JP 2447590 U JP2447590 U JP 2447590U JP H03115425 U JPH03115425 U JP H03115425U
- Authority
- JP
- Japan
- Prior art keywords
- output
- exclusive
- clock signal
- ramp wave
- operation means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Description
第１図はこの考案の一実施例の構成を示す回路
図。第２図および第３図はこの考案の一実施例の
作用の説明に供するタイミング図。第４図は従来
例の構成を示す回路図。第５図から第７図は従来
例の作用の説明に供するタイミング図。 １０……分周器、１１……ランプ波変換回路、
１２……加算回路、１５……レベル比較器、１６
および３２……排他論理和回路、１８……Ｄフリ
ツプフロツプ、１９……２倍伸長回路、２９……
帰還出力生成回路。
図。第２図および第３図はこの考案の一実施例の
作用の説明に供するタイミング図。第４図は従来
例の構成を示す回路図。第５図から第７図は従来
例の作用の説明に供するタイミング図。 １０……分周器、１１……ランプ波変換回路、
１２……加算回路、１５……レベル比較器、１６
および３２……排他論理和回路、１８……Ｄフリ
ツプフロツプ、１９……２倍伸長回路、２９……
帰還出力生成回路。
Claims (1)
- ランプ波発生手段と、入力信号とランプ波発生
手段から出力されたランプ波と帰還出力とを加算
する加算手段と、加算手段の出力を比較入力とす
るレベル比較手段と、クロツク信号を分周する分
周手段と、分周手段からの出力とレベル比較手段
からの出力を入力とする排他論理和演算手段と、
排他論理和演算手段からの出力をクロツク信号に
同期させるＤフリツプフロツプと、クロツク信号
をＤフリツプフロツプからの出力レベルにともな
つてアツプカウントおよびダウンカウントして排
他論理和演算手段の出力パルス幅を２倍に伸長し
てパルス幅変調出力として出力する２倍伸長手段
と、排他論理和演算手段の出力の一方のエツジに
同期した１周期のクロツク信号を積分して帰還出
力とする帰還出力生成手段とを備えたことを特徴
とするパルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2447590U JPH03115425U (ja) | 1990-03-13 | 1990-03-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2447590U JPH03115425U (ja) | 1990-03-13 | 1990-03-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03115425U true JPH03115425U (ja) | 1991-11-28 |
Family
ID=31527435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2447590U Pending JPH03115425U (ja) | 1990-03-13 | 1990-03-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03115425U (ja) |
-
1990
- 1990-03-13 JP JP2447590U patent/JPH03115425U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2192881A1 (en) | PLL Circuit and Noise Reduction Means for PLL Circuit | |
| JPH03120127U (ja) | ||
| JPS62138255U (ja) | ||
| JPS6262334U (ja) | ||
| JPH03117945U (ja) | ||
| JPH03123327U (ja) | ||
| JPH0298527U (ja) | ||
| JPH048538U (ja) | ||
| JPH02138924U (ja) | ||
| JPH0238881U (ja) | ||
| JPS61195644U (ja) | ||
| JPH0279632U (ja) | ||
| JPS63183563U (ja) | ||
| JPH0394700U (ja) | ||
| JPS647474U (ja) | ||
| JPH0382934U (ja) | ||
| JPS6326129U (ja) | ||
| JPS63185323U (ja) | ||
| JPS6452029U (ja) | ||
| JPS6451712A (en) | Clock synchronizing circuit | |
| JPH0348982U (ja) | ||
| JPH0363868U (ja) | ||
| JPH02133021U (ja) | ||
| JPH01137635U (ja) | ||
| JPS6275640U (ja) |