JPH0330889B2 - - Google Patents
Info
- Publication number
- JPH0330889B2 JPH0330889B2 JP59149888A JP14988884A JPH0330889B2 JP H0330889 B2 JPH0330889 B2 JP H0330889B2 JP 59149888 A JP59149888 A JP 59149888A JP 14988884 A JP14988884 A JP 14988884A JP H0330889 B2 JPH0330889 B2 JP H0330889B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- logic circuit
- signal
- input
- synchronized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、クロツク信号の分周回路に関する。
従来、分周回路による微分パルス信号の発生方
法は、第６図に示すように、基本となるクロツク
信号６を、単にＤ−フリツプフロツプで分周する
方法が一般的である。論理回路１は分周した論理
回路動作用のクロツク信号７によつて動作するが
基本となるクロツク信号６に同期した入力信号５
を、論理回路動作用のクロツク信号７に同期させ
るためには、クロツク信号７とは非同期である入
力信号５をＤ−フリツプフロツプ３，４等の同期
化回路によつて、同期化を行なう必要があつた。
法は、第６図に示すように、基本となるクロツク
信号６を、単にＤ−フリツプフロツプで分周する
方法が一般的である。論理回路１は分周した論理
回路動作用のクロツク信号７によつて動作するが
基本となるクロツク信号６に同期した入力信号５
を、論理回路動作用のクロツク信号７に同期させ
るためには、クロツク信号７とは非同期である入
力信号５をＤ−フリツプフロツプ３，４等の同期
化回路によつて、同期化を行なう必要があつた。
ところが、上記方法では、クロツク信号６に同
期した入力信号５が同期化回路３，４によつて論
理回路動作用のクロツク信号７に同期した信号８
として論理回路１に入力するまでに、時間の遅延
が生じ、動作時間が遅くなる等の点があつた。一
例とて、論理回路動作用のクロツク信号７によつ
て動作する論理回路１が基本となるクロツク信号
６に同期した入力信号５が入力されると或る動作
を開始する回路を備えており、かつ、その入力信
号５は、論理回路動作用のクロツク信号７に同期
している必要がある場合、従来のこの種の回路で
は、入力信号５を論理回路動作用のクロツク信号
７に同期した信号８として論理回路１に入力する
ために、第７図に示すように、遅延２０の時間だ
け動作の開始が遅れ、その結果、動作時間が遅く
なるという欠点がつた。
期した入力信号５が同期化回路３，４によつて論
理回路動作用のクロツク信号７に同期した信号８
として論理回路１に入力するまでに、時間の遅延
が生じ、動作時間が遅くなる等の点があつた。一
例とて、論理回路動作用のクロツク信号７によつ
て動作する論理回路１が基本となるクロツク信号
６に同期した入力信号５が入力されると或る動作
を開始する回路を備えており、かつ、その入力信
号５は、論理回路動作用のクロツク信号７に同期
している必要がある場合、従来のこの種の回路で
は、入力信号５を論理回路動作用のクロツク信号
７に同期した信号８として論理回路１に入力する
ために、第７図に示すように、遅延２０の時間だ
け動作の開始が遅れ、その結果、動作時間が遅く
なるという欠点がつた。
従つて本発明の目的は、動作時間遅れを極少と
したクロツク信号分周回路を提供することにあ
る。
したクロツク信号分周回路を提供することにあ
る。
本発明によれば、分周回路によつて分周したク
ロツク信号を、入力信号に同期させることを特徴
とするクロツク信号分周回路が得られる。
ロツク信号を、入力信号に同期させることを特徴
とするクロツク信号分周回路が得られる。
すなわち本発明のクロツク信号分周回路は、基
本となるクロツク信号を分周して論理回路動作用
のクロツク信号を発生する分周回路と、この基本
となるクロツク信号に同期した入力信号の微分パ
ルス信号を発生する微分回路と、この微分パルス
制御によつて、分周回路の出力である論理回路動
作用のクロツク信号の変化時点を制御することに
より、論理回路動作用のクロツク信号を基本とな
るクロツク信号に同期した入力信号に同期させる
手段とを具備することを特徴とする。
本となるクロツク信号を分周して論理回路動作用
のクロツク信号を発生する分周回路と、この基本
となるクロツク信号に同期した入力信号の微分パ
ルス信号を発生する微分回路と、この微分パルス
制御によつて、分周回路の出力である論理回路動
作用のクロツク信号の変化時点を制御することに
より、論理回路動作用のクロツク信号を基本とな
るクロツク信号に同期した入力信号に同期させる
手段とを具備することを特徴とする。
次に本発明の一実施例を示す図面を参照して本
発明を詳細に説明する。
発明を詳細に説明する。
本発明の第一の実施例を示す第１図および第２
図に於いて、基本となるクロツク信号６は、Ｊ−
Ｋフリツプフロツプ９によつて分周され、論理回
路動作用のクロツク信号７として論理回路１に入
力される。一方、基本となるクロツク信号６に同
期した入力信号１０は、Ｄ−フリツプフロツプ１
１によつて１クロツク遅延されて論理回路１に入
力される。同時に、NANDゲート１２により入
力信号１０の微分パルス信号１３が発生されてＪ
−Ｋフリツプフロツプ９のＪ端子に入力される。
又、Ｊ−Ｋフリツプフロツプ９のＫ端子は論理
“１”レベルに固定されている。
図に於いて、基本となるクロツク信号６は、Ｊ−
Ｋフリツプフロツプ９によつて分周され、論理回
路動作用のクロツク信号７として論理回路１に入
力される。一方、基本となるクロツク信号６に同
期した入力信号１０は、Ｄ−フリツプフロツプ１
１によつて１クロツク遅延されて論理回路１に入
力される。同時に、NANDゲート１２により入
力信号１０の微分パルス信号１３が発生されてＪ
−Ｋフリツプフロツプ９のＪ端子に入力される。
又、Ｊ−Ｋフリツプフロツプ９のＫ端子は論理
“１”レベルに固定されている。
今、論理回路１内部で、基本となるクロツク信
号６に同期した入力信号１０を、論理回路動作用
のクロツク信号７の立上りエツジで検出する場
合、第２図に示すように、入力信号１０は論理回
路動作用のクロツク信号７の立上りエツジ、立下
りエツジの両方で変化するため、入力信号１０は
論理回路動作用のクロツク信号７とは非同期であ
ると見做され、入力信号１０を論理回路１に直接
入力することができない。そのためNANDゲー
ト１２で入力信号１０の微分パルス信号１３を作
つて、微分パルス信号１３を、クロツク信号の分
周回路であるＪ−Ｋフリツプフロツプ９のＪ端子
に入力すると、入力信号１０が論理回路動作用の
クロツク信号７の立下りエツジで変化した場合
は、論理回路動作用のクロツク信号７の立上りエ
ツジが基本となるクロツク信号６の１サイクル分
だけ遅延された波形となる。また、入力信号１０
が論理回路動作用のクロツク信号７の立上りエツ
ジで変化した場合は、論理回路動作用のクロツク
信号７は何ら変形されることなく出力され、その
結果、論理回路１に入力される信号１４は、動作
的には、論理回路動作用のクロツク信号７に同期
し、論理回路１内部で論理回路動作用のクロツク
信号７の立上りエツジで必ず検出される。
号６に同期した入力信号１０を、論理回路動作用
のクロツク信号７の立上りエツジで検出する場
合、第２図に示すように、入力信号１０は論理回
路動作用のクロツク信号７の立上りエツジ、立下
りエツジの両方で変化するため、入力信号１０は
論理回路動作用のクロツク信号７とは非同期であ
ると見做され、入力信号１０を論理回路１に直接
入力することができない。そのためNANDゲー
ト１２で入力信号１０の微分パルス信号１３を作
つて、微分パルス信号１３を、クロツク信号の分
周回路であるＪ−Ｋフリツプフロツプ９のＪ端子
に入力すると、入力信号１０が論理回路動作用の
クロツク信号７の立下りエツジで変化した場合
は、論理回路動作用のクロツク信号７の立上りエ
ツジが基本となるクロツク信号６の１サイクル分
だけ遅延された波形となる。また、入力信号１０
が論理回路動作用のクロツク信号７の立上りエツ
ジで変化した場合は、論理回路動作用のクロツク
信号７は何ら変形されることなく出力され、その
結果、論理回路１に入力される信号１４は、動作
的には、論理回路動作用のクロツク信号７に同期
し、論理回路１内部で論理回路動作用のクロツク
信号７の立上りエツジで必ず検出される。
従つて、入力信号１０を論理回路動作用のクロ
ツク信号７によつて同期させて論理回路１に入力
つる方式と比較して、動作時間は確実に短縮され
る。
ツク信号７によつて同期させて論理回路１に入力
つる方式と比較して、動作時間は確実に短縮され
る。
第３図および第４図を参照すると、本発明の第
二の実施例は、入力信号を論理回路動作用のクロ
ツク信号の立下りエツジで検出する例であり、基
本となるクロツク信号６に同期した入力信号１５
の微分パルス信号１８をＪ−Ｋフリツプフロツプ
９のＫ端子に入力し、一方、Ｊ−Ｋフリツプフロ
ツプ９のＪ端子は論理“１”レベルに固定されて
いる。従つて、基本となるクロツク信号６に同期
した入力信号１５が、論理回路動作用のクロツク
信号７の立上りエツジで変化した場合は、論理回
路動作用のクロツク信号７の立上りエツジが基本
となるクロツク信号６の１サイクル分だけ遅延さ
れた波形となる。また、入力信号１５が論理回路
動作用のクロツク信号７の立下りエツジで変化し
た場合は、論理回路動作用のクロツク信号７は何
ら変形されることなく出力され、その結果、論理
回路１に入力される信号１９は動作的には論理回
路動作用のクロツク信号７に同期し、論理回路１
内部で、論理回路動作用のクロツク信号７の立下
りエツジで必ず検出される。
二の実施例は、入力信号を論理回路動作用のクロ
ツク信号の立下りエツジで検出する例であり、基
本となるクロツク信号６に同期した入力信号１５
の微分パルス信号１８をＪ−Ｋフリツプフロツプ
９のＫ端子に入力し、一方、Ｊ−Ｋフリツプフロ
ツプ９のＪ端子は論理“１”レベルに固定されて
いる。従つて、基本となるクロツク信号６に同期
した入力信号１５が、論理回路動作用のクロツク
信号７の立上りエツジで変化した場合は、論理回
路動作用のクロツク信号７の立上りエツジが基本
となるクロツク信号６の１サイクル分だけ遅延さ
れた波形となる。また、入力信号１５が論理回路
動作用のクロツク信号７の立下りエツジで変化し
た場合は、論理回路動作用のクロツク信号７は何
ら変形されることなく出力され、その結果、論理
回路１に入力される信号１９は動作的には論理回
路動作用のクロツク信号７に同期し、論理回路１
内部で、論理回路動作用のクロツク信号７の立下
りエツジで必ず検出される。
従つて、入力信号１５を論理回路動作用のクロ
ツク信号７で同期して論理回路１に入力する方式
と比較して、動作時間は確実に短縮される。
ツク信号７で同期して論理回路１に入力する方式
と比較して、動作時間は確実に短縮される。
第５図を参照すると、本発明の第三の実施例
は、第一の実施例及び第二の実施例の特徴を組み
合わせて実現した例である。動作は第一の実施例
及び第二の実施例と同じであるので説明は省略す
る。
は、第一の実施例及び第二の実施例の特徴を組み
合わせて実現した例である。動作は第一の実施例
及び第二の実施例と同じであるので説明は省略す
る。
本発明は、以上説明したように、分周したクロ
ツク信号を入力信号に同期させることによつて、
回路の動作時間を短縮することができるという効
果がある。
ツク信号を入力信号に同期させることによつて、
回路の動作時間を短縮することができるという効
果がある。
第１図および第２図は本発明の第一の実施例を
示す図、第３図および第４図は本発明の第二の実
施例を示す図、第５図は本発明の第三の実施例を
示す図、第６図および第７図は従来の分周回路を
示す図である。 １……論理回路、２，３，４，１１，１６…Ｄ
−フリツプフロツプ、５，１０，１５……基本と
なるクロツク信号６に同期した入力信号、６……
基本となるクロツク信号、７……論理回路動作用
のクロツク信号、８……論理回路動作用のクロツ
ク信号７に同期した信号、９……Ｊ−Ｋフリツプ
フロツプ、１２，１７……NANDゲート、１３，
１８……微分パルス信号。
示す図、第３図および第４図は本発明の第二の実
施例を示す図、第５図は本発明の第三の実施例を
示す図、第６図および第７図は従来の分周回路を
示す図である。 １……論理回路、２，３，４，１１，１６…Ｄ
−フリツプフロツプ、５，１０，１５……基本と
なるクロツク信号６に同期した入力信号、６……
基本となるクロツク信号、７……論理回路動作用
のクロツク信号、８……論理回路動作用のクロツ
ク信号７に同期した信号、９……Ｊ−Ｋフリツプ
フロツプ、１２，１７……NANDゲート、１３，
１８……微分パルス信号。
Claims (1)
- １ 基本となるクロツク信号を分周して論理回路
動作用のクロツク信号を発生する分周回路と、前
記基本となるクロツク信号に同期した入力信号の
微分パ瑠ス信号を発生する微分回路と、前記微分
パルス信号によつて、前記分周回路の出力である
論理回路動作用のクロツク信号の変化時点を制御
して前記論理回路動作用のクロツク信号を前記基
本となるクロツク信号に同期させる手段とを具備
することを特徴とするクロツク信号分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14988884A JPS6128117A (ja) | 1984-07-19 | 1984-07-19 | クロツク信号分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14988884A JPS6128117A (ja) | 1984-07-19 | 1984-07-19 | クロツク信号分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6128117A JPS6128117A (ja) | 1986-02-07 |
| JPH0330889B2 true JPH0330889B2 (ja) | 1991-05-01 |
Family
ID=15484827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14988884A Granted JPS6128117A (ja) | 1984-07-19 | 1984-07-19 | クロツク信号分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128117A (ja) |
-
1984
- 1984-07-19 JP JP14988884A patent/JPS6128117A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6128117A (ja) | 1986-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE41344B1 (en) | Improvement to synchronizing circuits | |
| JPH0642662B2 (ja) | 同期化装置 | |
| JPH0330889B2 (ja) | ||
| US5315183A (en) | Synchronous phase detector circuit | |
| JPS63232615A (ja) | クロツク切替回路 | |
| GB1152210A (en) | Synchronizing System | |
| JPH01268220A (ja) | パルス発生回路 | |
| JPH0434417Y2 (ja) | ||
| JPH0282812A (ja) | クロック切換方式 | |
| JPH01245631A (ja) | 位相制御回路 | |
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| JPH0453323B2 (ja) | ||
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| KR940003771Y1 (ko) | 글리치 방지용 동기회로 | |
| JPS61247125A (ja) | 位相同期回路 | |
| JPH04160818A (ja) | 分周装置 | |
| JPH035946Y2 (ja) | ||
| JPS6128426Y2 (ja) | ||
| JPH0152945B2 (ja) | ||
| JPH088559B2 (ja) | ビツト位相同期回路 | |
| JPS6268320A (ja) | 分周回路 | |
| JPH01298809A (ja) | デューテイフアクタ調整回路 | |
| JPH01317020A (ja) | クロック周波数切換方式 | |
| JPS62227234A (ja) | 非同期信号同期化方式 | |
| JPH0336812A (ja) | 同期回路 |