JPH0349264A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＭＯ８型若しくはバイポーラ型等の半導体装
置の製造方法に係り、特に、動作特性の揃った半導体装
置を安定して多数製造できる半導体装置の製造方法に関
するものである。

〔従来の技術１ 従来の半導体装置としては、例えば、第３図に示すよう
にｐ型のシリコン基板（ａ）と、このシリコン基板（ａ
）の表面に、リン（１）　）　、ひ素（Ａｓ）等を注入
して形成されたｎ＋領［（ｎａ）（ｎａ）と、ＳｉＯ２
等の電気絶縁膜（ｉｓ）を介して上記シリコン基板（ａ
）面上に形成されたソース電極（ｓｔ）　、ゲート電極
（ｇｔ）、及び、ドレイン電極（ｄ【）等でその主要部
を構成するＭＯ８型半導体装置や、第４図に示すように
ｐ型のシリコン基板（ａ）と、このシリコン基板（ａ）
にイオンを注入して形成されたＮ型領域（ｎ）・Ｐ型頭
域（ｐ）・Ｎ型領域（ｎ）と、電気絶縁膜（ｉｓ）を介
してシリコン基板（ａ）上に形成されたエミッタ電極（
ｅｔ）　、ベース電極（ｂｔ）、及び、コレクタ電極（
ｃｔ）等でその主要部を構成するバイポーラ型半導体装
置等が一般的に知られている。

ところで、これ等の半導体装置を製造する工程中におい
て、シリコン基板（ａ）内に導入されたイオンを熱拡散
させたり、多層の配線部間に介装された電気絶縁膜（ｉ
ｓ）を平坦化させる目的で上記シリコン基板（ａ）を９
００℃前後の高温下に晒す工程が必要であった。

このため、第５図〜第６図に示すように、シリコン基板
（ａ）に配設される各種電極（１）や、多層の電気絶縁
膜（ｉｓ）間に介装される中間配線部（ｆ）については
これを耐熱性導電材料にて構成する必要があり、従来、
シリコン基板（ａ）やＳｉＯ２等の電気絶縁膜（ｉｓ）
との密着性に優れた多結晶シリコン膜と、導電性に優れ
た高融点金属若しくは高融点金属シリサイド薄膜との積
層体により構成された積層材料が広く利用されている。

ここで、多結晶シリコン膜と高融点金属若しくは高融点
金属シリサイド薄膜との積層体をゲート電極に適用した
ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構
造のＭＯ８型半導体装置の製造方法を例に挙げて上記積
層体の適用方法について説明すると、第７図（Ａ）に示
すように通常の工程に従って単結晶シリコン基板（ａ）
面上に電気絶縁膜であるフィールド酸化膜（「Ｏ）とゲ
ート酸化膜（（＋３＞とを形成し、かつ、これ等面上に
多結晶シリコン膜（ｐｓ）を−様に被着させる（第７図
Ｃ参照）。

次いで、上記多結晶シリコン膜（ρＳ）をＰＯＣｌ３等
の不純物雰囲気中に晒してリン（Ｐ）等の不純物を多結
晶シリコン膜（ｐｓ）中に熱拡散させた後（第７図Ｃ参
照）、第７図（Ｄ）に示すようにこの多結晶シリコンｌ
１ｌ（ｐｓ）上にタングステン（Ｗ）等の高融点金属薄
膜（ｍ）を積層させる。

そして、この高融点金属薄膜（ｍ）面上にグー１〜電極
に対応したパターン形状のレジストＪｌ（ｒ）を形成し
く第７図Ｃ参照）、このレジスト層（ｒ）から露出する
高融点金属薄膜（ｍ）と多結晶シリコンＭＵ（ｐｓ）と
を異方性エツチング処理により除去し多結晶シリコン膜
（ｐｓ）と高融点金属薄膜（ｍ）との積層体にて構成さ
れるゲート電極（ｇｔ）を形成した後（第７図Ｃ参照）
、通常の工程に従って上記シリコン基板（ａ）中にｎ−
領域とｎ＋領領域を形成すると共に、Ｓ　＋　０２等の
電気絶縁膜（ｉｓ）、配線部（ｒ’）、及び、パシベー
ション膜（ｈ）等を形成して第８図に示すようなＭＯ８
型半導体装置を得るものであった。

［発明が解決しようとする課題］ ところで、多結晶シリコン膜と高融点金属若しくは高融
点金属シリサイド薄膜との積層体で構成される電極又は
配線部を備えた半導体装置を上述したような従来法によ
り製造した場合、多結晶シリコン膜内にリン（Ｐ）等の
不純物を導入させた後においてこれをエツチング処理し
ているため、多結晶シリコン膜内に導入される不純物濃
度の多少によりこの膜のエツチングレートが変動するこ
とから、第７図（Ｆ）や第８図に示すようにゲート電極
（ｇ【）等の加工形状がばらつき易い欠点があった。

このため、加工形状のばらつき具合によって多結晶シリ
コン膜と高融点金属若しくは高融点金属シリサイド薄膜
との積層体で構成される電極又は配線部の抵抗値あるい
は線幅も微妙にばらつくため、製造された個々の半導体
装置の動作特性が不揃いとなる問題点があった。

尚、この問題点を解決するため、多結晶シリコン膜と高
融点金属若しくは高融点金属シリサイド薄膜とで構成さ
れる積層体をエツチングしてから不純物を導入する方法
も考えられるが、この様ｒｋ方法を採った場合、エツチ
ング処理によってＳｉＯ２等の電気絶縁膜が部分的に露
出してしまうため、エツチング後の不純物の導入処理に
よって不純物が電気絶縁膜内に若干導入され、絶縁膜と
しての機能を劣化させてしまう問題点があり、かつ、こ
の不純物の導入処理中、耐酸化性の無い高融点金属若し
くは高融点金属シリサイド簿膜も露出されているためこ
の表面が不均一に酸化されたり、極端な場合には微細な
パターンが消失してしまう問題点があった。

［課題を解決するための手段］ 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、動作特性の揃った半導体装置を安
定して多数製造できる半導体装置の製造方法を提供する
ことにある。

すなわち本発明は、基板に設けられた絶縁膜上に、不純
物が導入された多結晶シリコン膜と高融点金属若しくは
高融点金属シリサイド薄膜との積層体にて構成される電
極又は配線部を備えた半導体装置の製造方法を前提とし
、 上記絶縁膜上に、多結晶シリコン膜と高融点金属若しく
は高融点金属シリサイド薄膜との積層皮膜を一様に被着
する積層皮膜形成工程と、この積層皮膜を電極又は配線
部に対応したパターン形状に加工するエツチング工程と
、エツチングされた積層皮膜とこの積層皮膜から露出す
る絶縁膜の全面に、絶縁膜への不純物の導入を防止する
導入防止膜を一様に被着する導入防止膜形成工程と、 この導入防止膜により絶縁膜への不純物の導入を防止す
る一方、この導入防止膜及び高融点金属若しくは高融点
金属シリサイド１ｌｉＩ膜を介し上記積層皮膜の多結晶
シリコン皮膜内に不純物を拡散させて導入する不純物拡
散工程、 とを具備することを特徴とするものである。

この様な技術的手段において、積層皮膜形成工程におけ
る積層皮膜の一方を構成する高融点金属としては、例え
ば、タングステン（Ｗ）、モリブデン（ＭＯ）、チタン
（Ｔ　ｉ　）　、タンタル（−ｒ　ａ　＞等が適用でき
、また、高融点金属シリサイドとしては、例えばタング
ステンシリサイド（ＷＳｉ２）、モリブデンシリサイド
（Ｍ　Ｏ３１２）　、チタンシリサイド（Ｔ　＋　Ｓ　
＋　２　）　、タンタルシリサイド（ＴａＳ　ｉ２）等
が適用できる。また、上記高融点金属若しくは高融点金
属シリサイド薄膜の被着手段としては、これ等の被るさ
れたｉｌ膜を介して多結晶シリコン皮膜内へ不純物を拡
散させる関係上これ等を多孔質の１ｔ９ＩｌＩＪ状態で
被着できる手段が望ましく、具体的には、スパッタリン
グ法、ＣＶＤ法、及び、真空蒸着法等が利用でき、かつ
、これ等の方法は上記積層皮膜のもう一方を構成する多
結晶シリコン皮膜の被着法にも適用できる。

また、上記積層皮膜が一様に被着される絶縁膜としては
、シリコン基板表面を酸化処理して形成されるフィール
ド酸化機、並びにゲート酸化膜や、ＣＶＤ法等の着膜手
段により形成されたＳ　＋　０２や５１３Ｎ４等の層間
絶縁膜が該当する。

次に、上記エツチング工程において多結晶シリコン膜と
高融点金属若しくは高融点金属シリサイド薄膜とで構成
される積層皮膜を電極又は配線部に対応したパターン形
状に加工するエツチング手段としては、異方性エツチン
グ手段のＲＩＥ（リアクティブ・イオン・エツチング）
法が適用できるが、この方法に限らず、例えば、ケミカ
ルドライエツチング法やウェブ１〜エツチング法も適用
可能である。

また、上記導入防止膜形成工程における導入防止膜とし
ては、不純物拡散工程において絶縁膜への不純物の導入
を防止する一方、この導入防止膜と高融点金属若しくは
高融点金属シリサイド薄膜を介して上記積層皮膜の一方
を構成する多結晶シリコン膜内へ不純物を導入させる性
質を備えていることを要し、例えば、多結晶シリコン材
料やアモルファスシリコン等が適用できる。

尚、多結晶シリコン材料等で構成される導入防止膜によ
り上記絶縁膜への不純物の尋人が防止される反面、多結
晶シリコン膜内への不純物の導入が可能となる理由につ
いて本発明前は以下のように考えている。

すなわち、ＳｉＯや５１３Ｎ４等で構成される絶縁膜は
、本来、比較的不純物が導入され難い性質を備えており
、かつ、この絶縁膜表面に不純物が導入され易い多結晶
シリコン材Ｆ１等の導入防薄膜を被着した場合、上記絶
縁膜表面側へ到達する不純物が少なく不純物との接触が
極端に少なくなるため、上記絶縁膜が露出されている場
合に較べてこの絶縁膜内への不純物の導入量が無視でき
るためであると思われる。これに対し、積層皮膜の一方
を構成する高融点金属若しくは高融点金属シリサイドは
多孔質の１膜状態で被着され、かつ、積層皮膜の他方を
構成する多結晶シリコン膜は不純物が導入され易い性質
を備えているため、上記導入防止膜の存在にも拘らず上
記多結晶シリコン膜内への不純物の導入量が激減しない
ためであると思われる。更に、上記絶縁膜は上述したよ
うに不純物が導入され難い性質を備えておりこの絶縁膜
と接する導入防止膜内に不純物が蓄積され易いため、こ
の部位における不純物の拡散速度が遅いのに対し、不純
物が通過並びに導入され易い上記積層皮膜と接する導入
防止膜内においては、不純物の蓄積が起り難くこの部位
における不純物の拡散速度が速いため、この拡散速度の
違いも原因しているものと思われる。

また、この導入防止膜の被着手段としては、上記積層皮
膜における被着手段、すなわち、スパッタリング法、Ｃ
ＶＤ法、及び、真空蒸着法等が適用できる。

次に、不純物拡散工程における不純物としては、上記積
層皮膜の一方を構成する多結晶シリコン膜内に導入され
てその導電率を向上させる材料が適用でき、例えば、多
結晶シリコン膜内においてアクセプタ（キャリア）とし
て作用するインジウム（Ｉｎ）、ガリウム（Ｇａ）、及
び、ボロン（Ｂ）等の■族原子や、ドナー（キャリア）
として作用するリン（Ｐ）、ひ１（Ａｓ＞、及び、アン
チ七ン（Ｓｂ）等のＶ族原子が利用できる。また、その
導入手段としては、従来のイオン注入装置による注入法
を適用した場合、その導入エネルギが高過ぎて上記導入
防止膜を介し絶縁膜内まで不純物が注入される恐れがあ
るため好ましくない。従って、導入手段としては、その
導入エネルギが比較的小さい熱拡散法が望ましい。尚、
この熱拡散法を適用する場合の設定温度、不純物濃度、
及び、処理時間等の処理条件については、適用する■族
又はＶ族原子の熱拡散定数（Ｃｉ／Ｓ）や、上記導入防
止膜の導入閉止具合等を考慮して適宜値に設定するとよ
い。

また、この技術的手段の適用範囲については、単結晶シ
リコン基板を用いたＭＯ８型若しくはバイポーラ型の半
導体装置の製造方法に加えて、ガラス等の絶縁基板を用
いた１膜半導体装置の製造方法等にも適用することがで
きる。

［作用］ 上述したような技術的手段によれば、積層皮膜形成工程
において１１された多結晶シリコン膜と高融点金属若し
くは高融点金属シリサイド薄膜との積層皮膜をエツチン
グ処理し、その後に上記積層皮膜の一方を構成する多結
晶シリコン膜内へ不純物を導入しているため、エツチン
グ処理を行う際のエツチングレートの変動が無くなって
電極や配線部の加工精度を向上させることが可能となり
、また、エツチングされた積層皮膜とこの積層皮膜から
露出する絶縁膜の全面に導入防止膜を被着させた状態で
上記不純物の導入処理を施すため、絶縁膜内への不純物
の導入を防止できると共に、耐酸化性の無い高融点金属
若しくは高融点金属シリサイド表面の酸化を防止するこ
とが可能となる。

［実施例］ 以下、本発明を第１図に示すＬＤＤ構造のＮ型のＭＯＳ
トランジスタの製法に適用した実施例について図面を参
照して詳細に説明する。

まず、第２図（Ａ）に示すように、ｐ型の単結晶シリコ
ン基板（１）面上に通常の素子間分離工程に従ってフィ
ールド酸化膜（２）を形成した後、この基板（１）を９
５０℃の高温炉中に入れて乾燥酸素雰囲気中で酸化し、
基板（１）表面に２００オングストロームのゲート酸化
膜（３）を形成する。

次に、絶縁膜であるフィールド酸化膜（２）とゲート酸
化膜（３）とが形成された基板（１）面上に、減圧ＣＶ
Ｄ法により２０００オングストローム厚の多結晶シリコ
ン族（４１）と、１５００オングストローム厚のタング
ステンシリサイド薄膜（４２）とを順次被着させ（第２
図Ｂ参照）、がっ、このりングステンシリサイド薄１（
４２）のゲート電極（４）に対応した部位にレジスト層
（ｒ）を形成した後（第２図Ｃ参照）、リアクティブ・
イオン・エツチング処理を施して上記レジストｆｆ１（
ｒ）から露出するタングステンシリサイド薄膜（４２）
と多結晶シリコン膜（４１）を除去し、残留する多結晶
シリコン膜（４１）とタングステンシリサイド薄ｎｔＡ
（４２＞との積層体（４３）で構成されるゲート電極（
４）を形成する（第２図り参照）。この場合、上記多結
晶シリコン膜（４１）内には未だ不純物が導入されて無
いため、エツチングレートの変動が起こらなくなって高
い精度でゲート電極（４）を形成することができる。

次いで、この面上に多結晶シリコン材料にて構成される
厚さ１０００オングストロームの導入防止膜（５）を減
圧ＣＶＤ法により被着した後（第２図Ｃ参照）、これを
ＰＯＣｌ３雰囲気中（但し、温度：　１０００℃、濃度
：約０．１モル％）に１０分間晒して不純物（リン）の
熱拡散処理を施す。この場合、絶縁膜であるフィールド
酸化膜（２）やゲート酸化ｇｌ（３）面上には導入防止
膜（５）が被着されているため、不純物であるリンのこ
れ等表面への到達量が少なくなり、かつ、これ等フィー
ルド酸化膜（２）等を構成するＳｉＯ２は不純物が導入
され難い性質を備えていることからこれ等へのリンの導
入が極端に激減するのに対し、ゲート電極（４）の一部
を構成りるタングステンシリサイド薄膜ｌ膜（４２）は
多孔質状態で被着され、かつ、その下面側の多結晶シリ
コン１１１４１）はリンが導入され易い性質を備えてい
るため、上記導入防止膜（５）の存在にも拘らず適量の
リンを多結晶シリコン１ｉｌ（４１）内へ導入すること
ができる（第２図Ｃ参照）。

そして、この熱拡散処理を施した後、イオン注入装置を
用いた従来のイオン注入法により１２０ＫｅＶの注入条
件下、２　Ｘ　１０１３個／Ｃｉのリン（Ｐ）をシリコ
ン基板（１）内へ注入し、かつ、９５０℃、１０分間の
加熱活性化処理を施して第２図（Ｇ）に小すようなｎ−
領域を形成する。

次に、通常のＣＶＤ法によりｎ　領域が形成されたシリ
コン基板（１）面上に３０００オングストローム厚の８
１０２皮膜（６）を被着しく第２図Ｃ参照）、かつ、こ
れをＣＦ　　とＨ２ガスを用いたリアクティブ・イオン
・エツチング法により異方性エツチング処理を施して、
第２図（１）に示ずＪ：　ウニＳ　ｉ　Ｏ２皮１！Ｊ　
（６）　ノ＋Ｊ−イｔ’スヘーサ（６１）のみを残した
模、再度、ＣＦ　　と０２ガスを用いたリアクティブ・
イオン・エツチング法により異方性エツチング処理を施
し、露出している多結晶シリコンの導入防止膜（５）を
除去する〈第２図Ｃ参照）。

ここで、上記５ｉｎ２皮膜（６）を異方性エツチング処
理により除去する場合、この実施例に係る製法において
は、５ｉ０２皮膜（６）の下面側に設けられた導入防止
膜（５）がエッチストッパとしての作用するため、上記
フィールド酸化膜く２）とゲート酸化１１！（３）との
エッチバックによる削り込みを防止できる利点をも有し
ている。

次いで、上述したイオン注入法により６０　ＫｅＶの注
入条件下、５Ｘ１０１５個／Ｃｉのひ素（Ａｓ）をシリ
コン基板（１）内へ注入し、かつ、加熱活性化して第２
図（Ｋ）に示すようなｎ＋領領域形成し、更に、従来法
に従って第２図（Ｌ）〜（Ｎ＞に不すようにＳ　ｉ　Ｏ
２製の層間絶縁膜（７）、アルミニウム製の配線部（８
）、及び、ＳｉＯ２製のパシベーション膜（９）を夫々
形成してＬＤＤ構造のＮ型のＭＯＳトランジスタを得た
。

このようにこの実施例に係る製造方法によれば、シリコ
ン基板（１）上に被着された多結晶シリコン膜（４１）
とタングステンシリサイド薄１！Ｊ（４２）との積層体
（４３）をエツチング処理し、その後にこの積層体（４
３）の一方を構成する多結晶シリコン１ＩＩ（４１）内
へ不純物（リン）を導入しているため、エツチング処理
を行う際のエツチングレートの変動が無くなってゲート
電極（４）の加工精度を向上させることが可能となり、 また、エツチングされた積層体（４３）とこの積層体（
４３）から露出するフィールド酸化膜（２）、ゲート酸
化膜（３）の全面に導入防止１１！（５）を被着さぜた
状態で上記不純物の導入処理を施しているため、これ等
フィールド酸化！ｌ！（２）やゲート酸化膜（３）内へ
の不純物の導入を防止できると共に、耐酸化性の無いタ
ングステンシリサイド薄膜（４２）表面の酸化を防止す
ることが可能となる。

従って、フィールド酸化ＦＩ（２）やゲート酸化膜（３
）の絶縁性を劣化させることなくその導電率が均一なゲ
ート電極（４）を配設可能となるため、動作特性の揃っ
たＭＯＳトランジスタを安定して多数製造できる利点を
有している。

［発明の効果］ 本発明によれば、積層皮膜形成工程において被着された
多結晶シリコン膜と高融点金属若しくは高融点金属シリ
サイド薄膜との積層皮膜をエツチング処理し、その後に
上記積層皮膜の一方を構成する多結晶シリコン膜内へ不
純物を導入しているため、エツチング処理を行う際のエ
ツチングレートの変動が無くなって電極や配線部の加工
精度を向上させることが可能となり、 また、エツチングされた積層皮膜とこの積層皮膜から露
出する絶縁膜の全面に導入防止膜を被着させた状態で上
記不純物の導入処理を施すため、絶縁膜内への不純物の
導入を防止できると共に、耐酸化性の無い高融点金属若
しくは高融点金属シリサイド表面の酸化を防止すること
が可能となる。

従って、絶縁膜の絶縁性を劣化させることなくその導電
率が均一な電極又は配線部を配設可能となるため、動作
特性の揃った半導体装置を安定して多数製造できる効果
を有している。

【図面の簡単な説明】

第１図〜第２図は本発明の実施例を示しており、第１図
は実施例に係るＮ型のＭＯＳ　トランジスタの構成を示
す断面図、第２図（Ａ）〜（Ｎ）はこのトランジスタの
製造工程を示す工程図であり、また、第３図は単結晶シ
リコン基板を用いたＭＯＳ型半導体装置の説明図、第４
図は同じくバイポーラ型の半導体装置の説明図、第５図
はこれ等半導体装置の斜視図、第６図はこれ等半導体装
置の断面図、第７図（Ａ）〜（Ｆ）は従来法におけるＭ
ＯＳ型半導体装置の製造工程を示す工程図、第８図はこ
の従来法により得られたＭＯＳ型半導体装置の断面図で
ある。 ［符号説明］ （１・・・基板 （２・・・フィールド酸化膜 （３・・・ゲート酸化膜 （４・・・ゲート電極 （５・・・導入防止膜 （４１・・・多結晶シリコン膜 （４２・・・タングステンシリサイド薄膜（４３）・・
・積層体 ＋ｇ根 ２：フィールド層化袋 ３　ゲート■化躾 ４・：ゲート電極 ５、導入防止膜 ４１：多結晶シリコン膜 ４２、タングステンシリサイドｉ躾 ４３：積層体 特　許　出　願　人　富士ゼロックス株式会社代　　理
　　人　　弁理士　　中　　村　　智　　ｆ！４（外２
名）弔 ２ 図 第 図 第 図 第 図 弔 ３ 図 ■ ゞａ 第４ 図 第 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 基板に設けられた絶縁膜上に、不純物が導入された多結
   晶シリコン膜と高融点金属若しくは高融点金属シリサイ
   ド薄膜との積層体にて構成される電極又は配線部を備え
   た半導体装置の製造方法において、 上記絶縁膜上に、多結晶シリコン膜と高融点金属若しく
   は高融点金属シリサイド薄膜との積層皮膜を一様に被着
   する積層皮膜形成工程と、 この積層皮膜を電極又は配線部に対応したパターン形状
   に加工するエッチング工程と、 エッチングされた積層皮膜とこの積層皮膜から露出する
   絶縁膜の全面に、絶縁膜への不純物の導入を防止する導
   入防止膜を一様に被着する導入防止膜形成工程と、 この導入防止膜により絶縁膜への不純物の導入を防止す
   る一方、この導入防止膜及び高融点金属若しくは高融点
   金属シリサイド薄膜を介し上記積層皮膜の多結晶シリコ
   ン皮膜内に不純物を拡散させて導入する不純物拡散工程
   、 とを具備することを特徴とする半導体装置の製造方法。