JPH0349409A - ラッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラッチ回路に関し、特に非同期信号を静的にラ
ッチ（信号保持）することを主な目的とするラッチ回路
に関する。

〔従来の技術〕

従来、この種のラッチ回路の１例としては、第５図に示
すような回路がある。

この回路は、クロック信号Φ及びその反転信号Φに同期
して入力データ■を出力端へ伝達するクロックドインバ
ータ１と、このクロックドインバータ１の出力データを
保持するデータ保持部２とを有する構成となっている。

この回路のデータ保持部を構成するインバータＩＩ、Ｉ
２のＡ点の電位に対するＢ点の電位の関係を示す特性図
を第６図に示す。

第６図の曲線Ｃ１はインバータ■１の入力電圧対出力電
圧特性（以下、入出力特性という）を示し、曲線Ｃ２は
インバータエ２の入出力特性を示す。

第６図かられがるとうり、このラッチ回路には平衡点が
３点存在する。このうち、Ｐ点とＲ点とは安定な平衡点
、Ｑ点は不安定な平衡点である。

第５図の回路がＰ点で平衡状態にある場合のＡ点の電位
をＶｐｌ、Ｑ点で平衡状態にある場合のＡ点の電位をＶ
ＱＩ、Ｒ点で平衡状態にある場合のＡ点の電位をＶＲｌ
、Ａ点の電位をＶＡとする。ＶＡ＜ＶＱＩの場合、回路
にはＰ点で平衡状態になろうとする力が働き、Ｖ　Ａ　
＝　Ｖ　ｐ　）となる。ＶＡ＝ＶＱｌの場合、回路には
Ｒ点で平衡状態になろうとする力が働き、Ｖ、＝Ｖユ、
となる。しかし、Ｖ　Ａ　＝　Ｖ　Ｑｌの場合には回路
が平衡状態になってしまい、Ａ点の電位はＶ　Ａ　−’
　Ｖ　Ｑｌのまま変化し７ない。

このラッチ回路のＡ点の電位ＶＡは、クロックドインバ
ータ１とインバータ■２を構成するトランジスタのオン
抵抗の比によって決定されるので、インバータＩ２のト
ランジスタの相互コンダクタン・ス（ｇｏ）をクロック
ドインバータ１のトランジスタの相互コンダクタンスよ
りも大きくしておく必要がある。

また、第７図に示すラッチ回路も、第５図に示されなラ
ッチ回路と同様に従来より使用されている。

この回路においても　トランスフアゲ−１・３Ａ。

３Ｂが開いている場合には、インバータ１４Ｉ５のＡ点
１Ｂ点における入出力特性は第５図に示されたラッチ回
路と同様に第６図の関係が成り立つ９ しかし、この回路のトランスファゲート３＾３Ｂは同時
には開かないので、インバータの相互コンダクタンスに
ついて考慮する必要はない。さらに、入力データＩＮが
データ出力端（ＯＵＴ＞に伝播される速度は、第７図の
回路の方が第５図の回路より高速であるが、面積は第７
図の回路が第５図の回路よりも若干大きくなる。

〔発明が解決しようとする課題〕

上述した従来のラッチ回路は、非同期の入力データＩＮ
をラッチする場合、入力データＩＮが低電位から高電位
、または高電位から低電位に変化している最中にクロッ
ク信号Φが高電位から低電位に変化し、クロックドイン
バータ１やトランスファゲート３Ａが閉じてしまう場合
が有り得る。

この場合、Ａ点の電位■、は２値論理レベルがＩＩ　Ｏ
＋＋でも＋＋　１　＋＋でもない中間電位となることが
ある。この時、上述し、たように、Ａ点の電位がＶＡ＜
ＶＱＩまたはＶ　ｐ、　＞　Ｖ　ＱＩであれば、Ａ点の
電位は変化しＶ’Ａ＝ＶＰｌまたはＶＡ　＝ＶＲＩとな
る。

が、Ｖ　Ａ　”　Ｖ　Ｑｌの場合にはＡ点の電位はＶ（
１Ｈのまま変化しない。この場合、ラッチ回路の出力デ
ータＯＵＴは中間電位となる。

出力ＯＵＴが中間電位となった場合、次段の論理ゲート
の論理が決定されなくなるという欠点がある。また、デ
ータ出力が中間電位となっている論理ゲートの内部にお
いて貫蒲電流が流れ、回路の消費電力が増加゛４るとい
う欠点がある。

本発明の目的は、データ出力が中間電位となることを防
止し消費電流を低減する、＝とができるラッチ回路を提
供することにある。

〔課題を解決するための手段〕

本発明のラッチ回路は、クロック信号の電位に応じて入
力データを出力端へ非伝達するデータ伝達手段と、この
データ伝達手段の出力データを保持するデータ保持手段
と、前記データ伝達手段が入力データの非伝達状態にあ
るときの前記クロック信号によりオンする第１のトラン
ジスタと前記データ保持手段の出力電位が第１及び第２
の論理電位の中間電位にあるときオンする第２のトラン
ジスタとを備え、：れらトランジスタが共にオンのとき
前記データ保持手段の入力端を前記第１及び第２の論理
電位の何れか一方の電位とする中間電位除去手段とを有
し、ている。

〔実施例〕

次に４本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例の凹ｉ？８図である。

この実施例が第５図に示された従来めラッチ回路を相違
する点は、クロックドインバータ】が入力データＩＮの
非伝達状態、すなわちクロック信号Φが低電位にあると
きオンする第１のトランジスタＴ５と、データ保持部２
の出力データの電位が論理電位の低電位、高電位の中間
電位にあるときオンする第２のトランジスタＴ６とをデ
ータ保持部２の入力端、接地端子間に直列接続してこれ
らトランジスタＴ５．Ｔ６がオンのときデータ保持部２
の入力端を接地電位（低電位）とする中間電位除去回路
１０を設けた点にある。

次に、この実施例の動作について説明する。

まず、入力データＩＮが低電位の場合について考察する
。

クロック信号Φが高電位から低電位に変化し、かつクロ
ック信号Φの反転信号３−が低電位から高電位に変化し
た場合、クロックドインバータ１の出力であるＡ点の電
位は高電位となる。このとき、Ｂ点の電位は低電位とな
り、ＮチャネルのトランジスタＴ６がオフとなる。タロ
ツク信号Φが低電位なのでその反転信号丁は高電位とな
り、ＮチャネルのトランジスタＴ９はオンとなる。この
時、Ａ点の電位は高電位のまま変化しない。従って、出
力データＯＵＴは低電位となる。

次に、入力データＩＮが高電位の場合について考察する
。

クロック襠号Φが高電位から低電位に変化し、かつその
反転信号丁が低電位から高電位に変化した場合、クロッ
クドインバータ１の出力であるＡ点の電位は低電位とな
る。このとき、Ｂ点の電位は高電位となり、トランジス
タＴ６がオンとなる。クロック信号Φが低電位なのでそ
の反転信号３−は高電位となり、トランジスタＴ、もオ
ンとない。この時、Ａ点の電位は低電位のまま変化しな
い。従って、出力データＯＵＴは高電位となる。

さらに、入力データＩＮが中間電位の場合について考察
する。

クロック信号Φが高電位から低電位に変化し、かつその
反転信号不−が低電位から高電位に変化した場合、クロ
ックドインバータ１の出力であるＡ点の電位は中間電位
となる。このとき、Ｂ点の電位も中間電位となり、トラ
ンジスタＴ６がオンとなる。クロック信号Φが低電位な
のでその反転信号３−は高電位となり、トランジスタＴ
５もオンとなる。この時、Ａ点の電位は中間電位から低
電位に変化する。従って、出力データＯＵＴは高電位と
なり、中間電位のまま停止することはない。

このラッチ回路は、クロックドインバータ１とインバー
タＩ、、Ｉ２、及びトランジスタＴ５Ｔ６のオン抵抗の
比によってＡ点の電位が決定されるので、インバータＩ
ｔ　、　　Ｉ２　）’ランジスタの相互コンダクタンス
（ｇ、）をクロックドインバータ１及びトランジスタＴ
　５．　Ｔ　６の相互コンダクタンスよりも大きくする
必要がある。

また、第２図のように、ＰチャネルのトランジスタＴ７
．Ｔ８を備えた中間電位除去回路１０Ａによって、中間
電位を解消することも可能である（第２の実施例）。

次に、本実施例の回路を用いて構成されたＤ型フリップ
７０ツブの例について図面を参照して説明する。

第３図は第１図のラッチ回路を使用して構成されたＤ型
フリッズフロップの回路図である。

このＤ型フリップフロップは、ストローブ信号Ｓとクロ
ック信号Φの双方が高電位の場合に入力データＩＮの電
位を出力データＯＵＴに伝播し、ストローブ信号Ｓとタ
ロツク信号Φのどちらか一方が高電位から低電位に変化
する場合に、変化する直前の入力データＩＮの電位を出
力データＯＵＴの電位として保持する。

このＤ型フリップフロップの特徴は、入力データＩＮが
中間電位であり、ストローブ信号Ｓとクロック信号のど
ちらか一方が高電位から低電位に変化した場合に、出力
データ０ｔＪＴが必ず高電位になることである。

第４図は本発明の第３の実施例の回路図である。

この実施例は第７図に示されたラッチ回路に中間電位除
去回路１０を付加したものである。

第１及び第２の実施例と同様出力データＯＵＴが中間電
位のまま停止することはない。

〔発明の効果〕

以上説明したように本発明は、データ保持部の出力デー
タが中間電位になると、このデータ保持部の入力端を強
制的に低電位又は高電位にする中間電位除去手段を付加
する構成となることにより、出力データが中間電位にな
ることを防止し消費電流を低減することができる効果が
ある。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は第１図に示された実施例を
Ｄ型フリップフロップに適用したときの応用例、第４図
は本発明の第３の実施例を示す回路図、第５図及び第６
図はそれぞれ従来のラッチ回路の第１の例の回路図及び
そのデータ保持部のインバータ入出力特性図、第７図は
従来のラッチ回路の第２の例を示す回路図である。 １・・・クロックドインバータ、２．２Ａ・・・データ
保持部、３Ａ　、３ｇ・・・トランスファゲート、１０
．１０＾・・・中間電位除去回路、Ｇｌ・・・ＮＡＮ［
）ゲート、■１〜■、・・・インバータ、Ｔ１−Ｔ１２
・・・トランジスタ。

Claims (1)

【特許請求の範囲】
1. クロック信号の電位に応じて入力データを出力端へ非伝
   達するデータ伝達手段と、このデータ伝達手段の出力デ
   ータを保持するデータ保持手段と、前記データ伝達手段
   が入力データの非伝達状態にあるときの前記クロック信
   号によりオンする第１のトランジスタと前記データ保持
   手段の出力電位が第１及び第２の論理電位の中間電位に
   あるときオンする第２のトランジスタとを備えこれらト
   ランジスタが共にオンのとき前記データ保持手段の入力
   端を前記第１及び第２の論理電位の何れか一方の電位と
   する中間電位除去手段とを有することを特徴とするラッ
   チ回路。