JPH0349469Y2 - - Google Patents
Info
- Publication number
- JPH0349469Y2 JPH0349469Y2 JP14988285U JP14988285U JPH0349469Y2 JP H0349469 Y2 JPH0349469 Y2 JP H0349469Y2 JP 14988285 U JP14988285 U JP 14988285U JP 14988285 U JP14988285 U JP 14988285U JP H0349469 Y2 JPH0349469 Y2 JP H0349469Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- field effect
- control electrode
- effect transistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、電界効果トランジスタを使用したイ
ンピーダンス変換回路、より詳しくは電源投入時
のラツチ現象を防止する技術に関する。
ンピーダンス変換回路、より詳しくは電源投入時
のラツチ現象を防止する技術に関する。
（従来の技術）
例えば、イオン測定電極等の極めて高い出力イ
ンピーダンスを持つ信号源からの信号を増幅する
場合には、インピーダンス変換回路を介してから
目的の信号処理回路に出力することが行われる。
ンピーダンスを持つ信号源からの信号を増幅する
場合には、インピーダンス変換回路を介してから
目的の信号処理回路に出力することが行われる。
このようなインピーダンス変換器としては、第
２図に示したように制御電極の電圧により第１電
極と第２電極との間の電気伝導度が変化する２個
の電界効果トランジスタのそれぞれの第１電極を
それぞれ負荷抵抗を介して正極側作動電源＋Vs
に、またそれぞれの第２電極を共通の他方の負極
側作動電源−Vsに接続し、各負荷抵抗と第１電
極との接続点を差動増幅器の各入力端子に接続
し、一方の電界トランジスタの制御電極を信号源
に、また他方の電界トランジスタの制御電極を差
動増幅器の出力端子に接続したものが使用されて
いる。
２図に示したように制御電極の電圧により第１電
極と第２電極との間の電気伝導度が変化する２個
の電界効果トランジスタのそれぞれの第１電極を
それぞれ負荷抵抗を介して正極側作動電源＋Vs
に、またそれぞれの第２電極を共通の他方の負極
側作動電源−Vsに接続し、各負荷抵抗と第１電
極との接続点を差動増幅器の各入力端子に接続
し、一方の電界トランジスタの制御電極を信号源
に、また他方の電界トランジスタの制御電極を差
動増幅器の出力端子に接続したものが使用されて
いる。
（考案が解決しようとする課題）
しかしながら回路定数の不一致等により正極側
作動電源＋Vsと負極側作動電源−Vsとの印加タ
イミングに時間差ｔ（第３図）が生じると、電界
効果トランジスタＴ１，Ｔ２のジヤンクシヨン部
に電荷が蓄積されてラツチしてしまい作動不能に
陥るという問題がある。
作動電源＋Vsと負極側作動電源−Vsとの印加タ
イミングに時間差ｔ（第３図）が生じると、電界
効果トランジスタＴ１，Ｔ２のジヤンクシヨン部
に電荷が蓄積されてラツチしてしまい作動不能に
陥るという問題がある。
このような問題を解消するため、正極側作動電
源＋Vsと負極側作動電源−Vsを同時に印加すべ
く電界効果トランジスタＴ１，Ｔ２に可及的に近
い位置に双投スイツチＢ１，Ｂ２を設けたり、ま
た発生した電荷を放電させるべく信号入力端子と
アースの間に放電用スイツチＣを接続する等の対
策が採られているが、双投リレーや放電用スイツ
チＣが必要になり回路構成が複雑になるという問
題がある。
源＋Vsと負極側作動電源−Vsを同時に印加すべ
く電界効果トランジスタＴ１，Ｔ２に可及的に近
い位置に双投スイツチＢ１，Ｂ２を設けたり、ま
た発生した電荷を放電させるべく信号入力端子と
アースの間に放電用スイツチＣを接続する等の対
策が採られているが、双投リレーや放電用スイツ
チＣが必要になり回路構成が複雑になるという問
題がある。
本考案はこのな問題に鑑みなされたものであつ
て、その目的とするところは余分なスイツチ手段
を不要にすることができる新規なインピーダンス
変換回路を提供することを目的とする。
て、その目的とするところは余分なスイツチ手段
を不要にすることができる新規なインピーダンス
変換回路を提供することを目的とする。
（課題を解決するための手段）
このような問題を解消するために本考案におい
ては、制御電極の電圧により第１電極と第２電極
との間の電気伝導度が変化する２個の電界効果ト
ランジスタの第１電極をそれぞれ負荷抵抗を介し
て共通の作動電源に、また第２電極をそれぞれア
ースに接続し、前記負荷抵抗と電界効果トランジ
スタの第１電極との各接続点を差動増幅器の入力
端子に接続するとともに、前記一方の電界トラン
ジスタの制御電極を一方向極性に維持できるバイ
アス電源を介し信号源に、また他方の電界トラン
ジスタの制御電極を前記差動増幅器の出力端子に
接続するようにした。
ては、制御電極の電圧により第１電極と第２電極
との間の電気伝導度が変化する２個の電界効果ト
ランジスタの第１電極をそれぞれ負荷抵抗を介し
て共通の作動電源に、また第２電極をそれぞれア
ースに接続し、前記負荷抵抗と電界効果トランジ
スタの第１電極との各接続点を差動増幅器の入力
端子に接続するとともに、前記一方の電界トラン
ジスタの制御電極を一方向極性に維持できるバイ
アス電源を介し信号源に、また他方の電界トラン
ジスタの制御電極を前記差動増幅器の出力端子に
接続するようにした。
（作用）
バイアス電源により入力信号を一方の極性に維
持して２つの電界効果トランジスタを同一極性の
同一の作動電源により作動させることができるか
ら、電源ON時における各電界トランジスタへの
作動電圧の印加を同時に行うことができる。
持して２つの電界効果トランジスタを同一極性の
同一の作動電源により作動させることができるか
ら、電源ON時における各電界トランジスタへの
作動電圧の印加を同時に行うことができる。
（実施例）
そこで、以下に本考案を図示した実施例に基づ
いて説明する。
いて説明する。
第１図は、本考案の一実施例を示すものであつ
て、図中符号１，２は、それぞれ制御電極に印加
される電圧により第１電極と第２電極との間の電
気伝導度が変化する電界効果トランジスタで、そ
れぞれの第１電極が負荷抵抗３，３を介して共通
の作動電源Vsに、またそれぞれの電界効果トラ
ンジスタ１，２の第２電極が接地され、さらに各
負荷抵抗３，３と電界効果トランジスタ１，２の
第１電極との接続点が差動増幅器４の各入力端子
に接続されている。一方の電界効果トランジスタ
１の制御電極は、信号源Ｓからの信号を片方の極
性に維持できる程度のバイアス電圧を供給するバ
イアス電圧源５を介して信号源Ｓに接続され、ま
た他方の電界効果トランジスタ２の制御電極は差
動増幅器４の出力端子に接続されている。
て、図中符号１，２は、それぞれ制御電極に印加
される電圧により第１電極と第２電極との間の電
気伝導度が変化する電界効果トランジスタで、そ
れぞれの第１電極が負荷抵抗３，３を介して共通
の作動電源Vsに、またそれぞれの電界効果トラ
ンジスタ１，２の第２電極が接地され、さらに各
負荷抵抗３，３と電界効果トランジスタ１，２の
第１電極との接続点が差動増幅器４の各入力端子
に接続されている。一方の電界効果トランジスタ
１の制御電極は、信号源Ｓからの信号を片方の極
性に維持できる程度のバイアス電圧を供給するバ
イアス電圧源５を介して信号源Ｓに接続され、ま
た他方の電界効果トランジスタ２の制御電極は差
動増幅器４の出力端子に接続されている。
この実施例において電源を投入すると、電界効
果トランジスタ１と電界効果トランジスタ２は、
第２電極が接地された状態で、１つの作動電源
Vsから同時に電圧の供給を受けるため、制御電
極のジヤンクシヨン部が電荷を蓄積することには
ならない。
果トランジスタ１と電界効果トランジスタ２は、
第２電極が接地された状態で、１つの作動電源
Vsから同時に電圧の供給を受けるため、制御電
極のジヤンクシヨン部が電荷を蓄積することには
ならない。
この状態において信号源Ｓから信号が入力する
と、信号はバイアス電圧源５からのバイアス電圧
を重畳されて、その極性に関わりなり片方の極性
の電圧信号に変換されて電界効果トランジスタ１
の制御電極に入力する。これにより信号源Ｓから
の信号自体がプラス側、もしくはマイナス側に変
化したとしても、電界効果トランジスタ１の制御
電極には一方向の極性の電圧信号が入力すること
になる。したがつて、電界効果トランジスタ１，
２に１つの極性の作動電圧しか供給されていない
のにも関わらず、入力信号に忠実な信号が差動増
幅器４から出力することになる。
と、信号はバイアス電圧源５からのバイアス電圧
を重畳されて、その極性に関わりなり片方の極性
の電圧信号に変換されて電界効果トランジスタ１
の制御電極に入力する。これにより信号源Ｓから
の信号自体がプラス側、もしくはマイナス側に変
化したとしても、電界効果トランジスタ１の制御
電極には一方向の極性の電圧信号が入力すること
になる。したがつて、電界効果トランジスタ１，
２に１つの極性の作動電圧しか供給されていない
のにも関わらず、入力信号に忠実な信号が差動増
幅器４から出力することになる。
（考案の効果）
以上、説明したように本考案においては、２個
の電界効果トランジスタの第１電極をそれぞれ負
荷抵抗を介して共通の作動電源に、また第２電極
をそれぞれアースに接続し、負荷抵抗と電界効果
トランジスタの第１電極との各接続点を差動増幅
器の入力端子に接続するとともに、一方の電界ト
ランジスタの制御電極を一方向極性に維持できる
バイアス電源を介して信号源に、また他方の電界
トランジスタの制御電極を差動増幅器の出力端子
に接続するようにしたので、バイアス電源により
入力信号を一方の極性に維持して２つの電界効果
トランジスタを同一極性の作動電源により作動さ
せて電源ON時における各電界トランジスタへの
作動電圧の印加タイミングのずれを防止でき、こ
れにより従来必要とした作動電源投入用の高価な
双投スイツチや、ラツチに伴なう電荷を放電させ
るためのスイツチを不要とすることができる。
の電界効果トランジスタの第１電極をそれぞれ負
荷抵抗を介して共通の作動電源に、また第２電極
をそれぞれアースに接続し、負荷抵抗と電界効果
トランジスタの第１電極との各接続点を差動増幅
器の入力端子に接続するとともに、一方の電界ト
ランジスタの制御電極を一方向極性に維持できる
バイアス電源を介して信号源に、また他方の電界
トランジスタの制御電極を差動増幅器の出力端子
に接続するようにしたので、バイアス電源により
入力信号を一方の極性に維持して２つの電界効果
トランジスタを同一極性の作動電源により作動さ
せて電源ON時における各電界トランジスタへの
作動電圧の印加タイミングのずれを防止でき、こ
れにより従来必要とした作動電源投入用の高価な
双投スイツチや、ラツチに伴なう電荷を放電させ
るためのスイツチを不要とすることができる。
第１図は、本考案の一実施例を示す回路図、第
２，３図は、それぞれ従来のインピーダンス変換
器の一例を示す回路図と、その動作説明図であ
る。 １，２……電界効果トランジスタ、３，３……
負荷抵抗、４……差動増幅器、５……バイアス電
源、Ｓ……信号源。
２，３図は、それぞれ従来のインピーダンス変換
器の一例を示す回路図と、その動作説明図であ
る。 １，２……電界効果トランジスタ、３，３……
負荷抵抗、４……差動増幅器、５……バイアス電
源、Ｓ……信号源。
Claims (1)
- 制御電極の電圧により第１電極と第２電極との
間の電気伝導度が変化する２個の電界効果トラン
ジスタの第１電極をそれぞれ負荷抵抗を介して共
通の作動電源に、また第２電極をそれぞれアース
に接続し、前記負荷抵抗と電界効果トランジスタ
の第１電極との各接続点を差動増幅器の入力端子
に接続するとともに、前記一方の電界トランジス
タの制御電極を一方向極性に維持できるバイアス
電源を介して信号源に、また他方の電界トランジ
スタの制御電極を前記差動増幅器の出力端子に接
続してなるインピーダンス変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14988285U JPH0349469Y2 (ja) | 1985-09-30 | 1985-09-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14988285U JPH0349469Y2 (ja) | 1985-09-30 | 1985-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6258919U JPS6258919U (ja) | 1987-04-11 |
| JPH0349469Y2 true JPH0349469Y2 (ja) | 1991-10-22 |
Family
ID=31065507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14988285U Expired JPH0349469Y2 (ja) | 1985-09-30 | 1985-09-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0349469Y2 (ja) |
-
1985
- 1985-09-30 JP JP14988285U patent/JPH0349469Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6258919U (ja) | 1987-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669435B2 (ja) | 単一チップ型レシーバ回路 | |
| JPS6313509A (ja) | カレントミラ−回路 | |
| SE7905604L (sv) | Krets for att begrensa spenningsskillnaden i differentialforsterkare | |
| JPH0349470Y2 (ja) | ||
| JPH0749423Y2 (ja) | 導電率測定検出回路 | |
| JPS6367802A (ja) | スイツチ回路 | |
| JP2549477Y2 (ja) | グリッドパルス電源 | |
| JPH0918316A (ja) | Ｍｏｓスイッチング回路 | |
| JPS6121877Y2 (ja) | ||
| JPS5918519Y2 (ja) | 絶対値回路 | |
| JPS6172089U (ja) | ||
| JPS61274421A (ja) | アナログスイツチ | |
| JPH0755620Y2 (ja) | 電圧切換回路 | |
| JPH0233385Y2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS647336Y2 (ja) | ||
| JP2536844B2 (ja) | 光電変換装置 | |
| JPS6012351Y2 (ja) | スイツチング回路 | |
| JPH0221782Y2 (ja) | ||
| JPS6292508A (ja) | 電圧振幅制限回路 | |
| JPH0787319B2 (ja) | 増幅回路 | |
| JPS6259485B2 (ja) | ||
| JPS62235814A (ja) | スイツチ回路 | |
| JPH0570969B2 (ja) | ||
| JPS6270629U (ja) |