JPH035018Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、モータの制御装置に関するもので、
特にデイスクに記録されている同期信号に応じた
正常回転を得ることが出来るモータの制御装置に
関する。

デジタル信号がCLV（Constant Linear
Velocity；線速度一定）方式で記録されたデイス
クを用いるデジタルオーデイオデイスク（DAD）
システムが提案されている。CLV方式の場合、
ピツクアツプの位置に応じてデイスクの回転速度
を変化させなければならないが、現在のDADシ
ステムにおいては、情報信号とともに同期信号を
デイスク上に記録し、該同期信号を検出してその
周波数が一定となる様なモータの回転制御を行つ
ている。

ところで、前記CLV方式を用いるDADシステ
ムの回転制御に適した第１図の如きモータの制御
装置を本願出願人は、先に出願している。第１図
において、１はデイスクから検出された同期信号
と情報信号とのパルス列から成る入力信号が印加
される入力端子、２は前記入力信号から同期信号
のみを抜き出す為の同期信号抜き出し回路、３は
該同期信号抜き出し回路２から得られる同期信号
の周波数に応じた比例制御信号を発生する第１信
号発生部、４は前記同期信号抜き出し回路２の出
力に接続され、前記出力の波形整形を行う単安定
マルチバイブレータ、５は該単安定マルチバイブ
レータ４の出力信号に応じた位相制御信号を発生
する第２信号発生部、６はモータ、７は該モータ
６を駆動する為の駆動回路、８は該駆動回路７に
前記第１信号発生部３もしくは第２信号発生部５
を切換接続する為の切換スイツチ、及び９は前記
第１信号発生部３の状態に応じて前記切換スイツ
チ８の状態を切換制御するスイツチ制御回路であ
る。

しかして、第１図の回路の動作は次の如くな
る。すなわち、デイスクの回転が正常とならない
モータの始動直後においては、駆動回路７内に配
置されている電子ガバナーが作動し、モータ６の
回転を第１の所定回転数迄上昇させる。前記モー
タ６が第１の所定回転数となると、同期信号抜き
出し回路２から同期信号が得られる様になり、前
記同期信号のパルス列の周波数に応じた比例制御
信号が、前記第１信号発生部３から発生し、駆動
回路７に前記比例制御信号が印加され、モータ６
は比例制御される様になり、その回転は、第２の
所定回転数迄上昇する。

モータ６の回転が前記第２の回転数に到達する
と、スイツチ制御回路９が作動し、切換スイツチ
８が図示と逆の状態となる。従つて、モータ６の
回転が前記第２回転数に到達した後は、同期信号
抜き出し回路２の出力を単安定マルチバイブレー
タ４を通過させた後第２信号発生部５に印加する
ことによつて、前記第２信号発生部５から得られ
る位相制御用の信号が、切換スイツチ８を介して
駆動回路７に印加される様になり、モータ６は位
相制御されて回転する。この第１図の回路は、
CLV方式で記録されたデイスクを正常に回転さ
せるに適したものであるが、第１図における同期
信号抜き出し回路２は、第２図に示す如き構成と
なつている。すなわち、前記同期抜き出し回路２
は、入力端子１０に印加される入力信号の立上り
エツジを検出する第１検出回路１１と、該第１検
出回路１１の出力パルスを電圧に変換する第１変
換回路１２と、該第１変換回路１２の出力電圧の
ピークを通過させる第１ピーク通過回路１３と、
第１インターフエース回路１４と、入力端子１０
に印加される入力信号の立下りエツジを検出する
第２検出回路１５と、該第２検出回路１５の出力
パルスを電圧に変換する第２変換回路１６と、該
第２変換回路１６の出力電圧のピークを通過させ
る第２ピーク通過回路１７と、第２インターフエ
ース回路１８と、前記第１インターフエース回路
１４の出力信号と前記第２インターフエース回路
１８の出力信号とを加算する加算回路１９とから
成り、出力端子２０に同期信号に応じたパルスを
発生させるものである。そして、前記出力端子２
０に得られる同期信号に応じたパルスを用いてモ
ータ６の位相制御が行なわれ、前記同期信号抜き
出し回路２中のピーク通過回路１３から得られる
信号を用いてモータ６の比例制御が行なわれる様
に成されている。

本考案は、特に上述のピーク通過回路１３に使
用して有効な回路構成について提案するものであ
り、以下実施例に基き図面を参照しながら説明す
る。第３図は、本考案の一実施例を示すもので、
２１は第２図の第１検出回路１２に接続される入
力端子、２２はベースが抵抗２３を介して前記入
力端子２１に、コレクタが抵抗２４を介して電源
（＋Vcc）に接続されたトランジスタ、２５は該
トランジスタ２２のエミツタとアースとの間に接
続されたコンデンサ、２６は該コンデンサ２５の
放電抵抗、２７は同期信号に応じたパルスが得ら
れ、第１インターフエース回路１４に接続される
第１出力端子、及び２８は前記コンデンサ２５の
端子電圧を、比例制御信号を発生する為の第１信
号発生部３に供給する為の第２出力端子である。

入力端子２１には、第１検出回路１２から第４
図イに示す如き信号が印加される。前記第４図イ
において、Ａ乃至Ｅが同期信号を表わす電圧であ
り、その他が情報信号を表わす電圧である。しか
して、第３図の入力端子２１に前記第４図イに示
す如き信号が印加されると、トランジスタ２２の
コレクタに接続された第１出力端子２７に第４図
ハに示す如き信号が、また前記トランジスタ２２
のエミツタに接続された第２出力端子２８に第４
図ロに示す如き信号が発生する。例えば、電圧Ａ
が入力端子２１に印加されると、トランジスタ２
２がオンし、コンデンサ２５は前記電圧Ａに応じ
た値に充電され、その後前記コンデンサ２５と大
きな抵抗値（例えば1MΩ）を有する放電抵抗２
６とによつて決まる放電時定数に応じて放電され
る。その為、第２出力端子２８に得られる出力電
圧は、第４図ロの如くなり、モータ６の回転が遅
く、デイスクの回転が遅くて同期信号に相当する
電圧が高い時（例えばＡ，Ｂ及びＣ）には、第２
出力端子２８に得られる電圧も高くなり、モータ
６の回転が速くなり、デイスクの回転が速くなる
と、同期信号に相当する電圧が低くなり、（例え
ば、Ｄ及びＥ）第２出力端子２８に得られる電圧
は低くなる。従つて、第２出力端子２８に得られ
る電圧は、デイスクの回転に対応したものとなる
ので、前記第２出力端子２８に得られる電圧を比
例制御の為の第１信号発生部３に印加すれば、モ
ータ６の比例制御を行うことが出来る。尚、前記
第１信号発生部３に検知手段を設けておき、前記
第１信号発生部３に第２出力端子２８から印加さ
れる信号の電圧レベルを検知し、該電圧レベルが
所定値（例えば4V）迄低下したときスイツチ制
御回路９を駆動する様にすれば、前記スイツチ制
御回路９が作動し、切換スイツチ８が切換わり、
比例制御状態から位相制御状態に移行する。

一方、入力端子２１に第４図イに示す如き電圧
が印加されると、同期信号に相当する電圧（Ａ，
Ｂ，Ｃ，Ｄ及びＥ）が印加される度に、トランジ
スタ２２がオンする。その為、前記トランジスタ
２２のコレクタ電圧は、前記同期信号に相当する
電圧が印加される度に、前記トランジスタ２２の
エミツタ電圧迄低下する。従つて、第１出力端子
２７には、第４図ハの如き出力パルスが得られ、
それがインターフエース回路１４に印加され、加
算回路１９で加算されて位相制御の為に使用され
る。

以上述べた如く、本考案に依れば、同期信号抜
き出し回路のピーク通過回路の回路構成を工夫し
たことにより、前記ピーク通過回路を、モータの
比例制御の為の信号を得る為の回路としても利用
出来る様にしたので、回路の共用による簡略化が
達成出来、簡単な回路でモータの比例制御を行う
ことが出来る実用的なものである。

【図面の簡単な説明】

第１図は本考案の説明に供する為の回路ブロツ
ク図、第２図はその同期抜き出し回路を示す回路
ブロツク図、第３図は本考案の一実施例を示す回
路図、及び第４図は本考案の説明に供する為の特
性図である。 主な図番の説明、２……同期信号抜き出し回
路、１３……第１ピーク通過回路、２２……トラ
ンジスタ、２５……コンデンサ、２６……放電抵
抗。

Claims (1)

【実用新案登録請求の範囲】
1. デイスクから検出される同期信号が所定の周波
   数となる様に前記デイスクを回転させる為のモー
   タの制御装置であつて、前記同期信号を用いて前
   記モータを比例制御する為の第１の制御手段と、
   前記同期信号を用いて前記モータを位相制御する
   為の第２の制御手段と、前記第１の制御手段と前
   記第２の制御手段とを切換えて前記モータの駆動
   回路に接続する切換スイツチと、前記同期信号を
   検出する為の検出手段とを備え、該検出手段は、
   ベースに入力端子が接続されたトランジスタと、
   該トランジスタのコレクタを電源に接続する手段
   と、前記トランジスタのエミツタに接続されたコ
   ンデンサとによつて構成され、印加される入力信
   号から同期信号のみを抜き出して前記トランジス
   タのコレクタに発生させる回路手段を含み、該回
   路手段を構成する前記トランジスタのコレクタに
   発生する信号を用いて前記第２の制御手段を作動
   させモータの位相制御を行うとともに、前記トラ
   ンジスタのエミツタ電圧を用いて前記第１の制御
   手段を作動させモータの比例制御を行う様に成し
   たことを特徴とするモータの制御装置。