JPS596546Y2 - 磁気デイスク等の回転位相制御回路 - Google Patents
磁気デイスク等の回転位相制御回路Info
- Publication number
- JPS596546Y2 JPS596546Y2 JP1904776U JP1904776U JPS596546Y2 JP S596546 Y2 JPS596546 Y2 JP S596546Y2 JP 1904776 U JP1904776 U JP 1904776U JP 1904776 U JP1904776 U JP 1904776U JP S596546 Y2 JPS596546 Y2 JP S596546Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- phase control
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Description
【考案の詳細な説明】
本考案は、複数の目標値に選択的に応答する磁気ディス
ク等の回転位相制御回路に関する。
ク等の回転位相制御回路に関する。
以下、本考案の詳細を、要部回路ブロックダイアダラム
を表わす第１図を参照しつつ説明する。
を表わす第１図を参照しつつ説明する。
同ブロックダイアダラムは位相制御ブロック１０と速度
制御ブロック２０に大別される。
制御ブロック２０に大別される。
前者は、磁気ディスク上、一周回トラックに１フィール
ド相当のビデオ信号を記録する場合の回転位相制御基準
信号であるフィールド基準信号ｆ（第３図口参照）を入
力とする第ｌＮＡＮＤ回路１１と、１フレーム相当のビ
デオ信号を記録する場合の回転位相制御基準信号である
フレーム基準信号Ｆ（第３図ハ参照）を人力とする第２
ＮＡＮＤ回路１２と、１フィールド−１フレーム各記録
モードに応じて各ＮＡＮＤ回路１１， １２に相逆性の
切換信号（第３図イ）を供給する接続、即ち結線１４と
インバータ１５及び前記両ＮＡＮＤ回路１１， １２の
出力を２人力とする第３ＮＡＮＤ回路１３で構戊され、
位相比較回路１６に各記録モードに対応した基準信号を
供給する回転位相制御基準信号源１７と、被制御モータ
Ｍの回転位相を検出する回転位相検出装置（図示せず）
及び該検出出力を比較信号として前記位相比較回路１６
に供給する接続１８で構或される。
ド相当のビデオ信号を記録する場合の回転位相制御基準
信号であるフィールド基準信号ｆ（第３図口参照）を入
力とする第ｌＮＡＮＤ回路１１と、１フレーム相当のビ
デオ信号を記録する場合の回転位相制御基準信号である
フレーム基準信号Ｆ（第３図ハ参照）を人力とする第２
ＮＡＮＤ回路１２と、１フィールド−１フレーム各記録
モードに応じて各ＮＡＮＤ回路１１， １２に相逆性の
切換信号（第３図イ）を供給する接続、即ち結線１４と
インバータ１５及び前記両ＮＡＮＤ回路１１， １２の
出力を２人力とする第３ＮＡＮＤ回路１３で構戊され、
位相比較回路１６に各記録モードに対応した基準信号を
供給する回転位相制御基準信号源１７と、被制御モータ
Ｍの回転位相を検出する回転位相検出装置（図示せず）
及び該検出出力を比較信号として前記位相比較回路１６
に供給する接続１８で構或される。
また、後者の速度制御ブロック２０は、定電圧（十Ｂ）
を分圧し、基準電圧を設定すべくブリーダを構或する固
定抵抗２１と２つの可変抵抗２２， ２３と、上記切換
信号によって制御され、低速制御時（ｌフレーム記録モ
ード）において前記可変抵抗の一を短絡するスイッチン
グトランジスタ２４で構威される速度制御基準信号源２
６と、被制御モータＭの逆起電力或分或は別途被制御モ
ータＭによって駆動されるタコジェネレータ（図示せず
）等の出力を速度検出信号として速度誤差検出回路２７
に供給する接続で構或される。
を分圧し、基準電圧を設定すべくブリーダを構或する固
定抵抗２１と２つの可変抵抗２２， ２３と、上記切換
信号によって制御され、低速制御時（ｌフレーム記録モ
ード）において前記可変抵抗の一を短絡するスイッチン
グトランジスタ２４で構威される速度制御基準信号源２
６と、被制御モータＭの逆起電力或分或は別途被制御モ
ータＭによって駆動されるタコジェネレータ（図示せず
）等の出力を速度検出信号として速度誤差検出回路２７
に供給する接続で構或される。
而して、前記被制御モータが直流モータである場合、該
モータは、前記位相比較回路１６の位相誤差出力は、前
記速度誤差検出回路２７の速度誤差出力に重畳された形
で良好な過渡応答特性をもって制御され、又被制御モー
タが同期モータ等の場合、該モータは、前記両誤差出力
の重畳出力で可変発振回路を制御し、該発振出力でモー
タを駆動する構或とすればよく、基本的に本考案の適用
につき何等の差異はない。
モータは、前記位相比較回路１６の位相誤差出力は、前
記速度誤差検出回路２７の速度誤差出力に重畳された形
で良好な過渡応答特性をもって制御され、又被制御モー
タが同期モータ等の場合、該モータは、前記両誤差出力
の重畳出力で可変発振回路を制御し、該発振出力でモー
タを駆動する構或とすればよく、基本的に本考案の適用
につき何等の差異はない。
次に本考案回路の動作につき第３図の動作波形を参照し
つつ説明する。
つつ説明する。
フィールド記録モードの場合、切換信号Ｓは零電位に保
たれ、上記第ＩＮＡＮＤ回路１１の入力端子Ｂにはイン
バータ１５を通してＨレベルの直流電圧（第３図点線参
照）が加えられる。
たれ、上記第ＩＮＡＮＤ回路１１の入力端子Ｂにはイン
バータ１５を通してＨレベルの直流電圧（第３図点線参
照）が加えられる。
従うて第ＩＮＡＮＤ回路１１の出力は入力端子Ｎ１に印
加されるフィールド基準信号の極性反転出力となる。
加されるフィールド基準信号の極性反転出力となる。
一方上記第２ＮＡＮＤ回路１２の入力端子Ａは零電位の
よ・保たれ、第２ＮＡＮＤ回路１２の出力はフレーム基
準信号の有無には全く関係なく第３図ホの如きＨレベル
直流電圧となる。
よ・保たれ、第２ＮＡＮＤ回路１２の出力はフレーム基
準信号の有無には全く関係なく第３図ホの如きＨレベル
直流電圧となる。
従って第３ＮＡＮＤ回路１３の出力は、第ＩＮＡＮＤ回
路１１の出力の位相反転出力、即ち原フィールド基準信
号相当のパルス列となって上記位相比較回路１６に加え
られる。
路１１の出力の位相反転出力、即ち原フィールド基準信
号相当のパルス列となって上記位相比較回路１６に加え
られる。
一方、上記スイッチングトランジスタ２４は非導通状態
に保たれて抵抗２３を解放し、該抵抗をブリーダに参与
せしめる。
に保たれて抵抗２３を解放し、該抵抗をブリーダに参与
せしめる。
前記ブリーダで設定される高レベルの速度制御基準電圧
は、速度誤差検出回路２７に加えられる。
は、速度誤差検出回路２７に加えられる。
前記速度誤差検出回路２７は、例えば差動増中型式のも
のを可とし、その出力は同一誤差に対する検出誤差出力
電圧の割合を等しくした前記位相比較回路１６の出力に
加算回路２８において重畳され駆動電圧を変化して被制
御モータの回転位相を制御する。
のを可とし、その出力は同一誤差に対する検出誤差出力
電圧の割合を等しくした前記位相比較回路１６の出力に
加算回路２８において重畳され駆動電圧を変化して被制
御モータの回転位相を制御する。
フレーム記録モードの場合、切換信号はＨレベルに保た
れ、上記第ＩＮＡＮＤ回路１１の入力端子Ｂは零電位に
保持されるので、第ＩＮＡＮＤ回路１１の出力は、Ｈレ
ベルの直流電圧（第３図二参照）となる。
れ、上記第ＩＮＡＮＤ回路１１の入力端子Ｂは零電位に
保持されるので、第ＩＮＡＮＤ回路１１の出力は、Ｈレ
ベルの直流電圧（第３図二参照）となる。
一方第２ＮＡＮＤ回路１２の入力端子Ａには前記切換信
号がそのま・印加されるので、出力はフレーム基準信号
（第３図ハ）の位相反転出力（第３図ホ）となる。
号がそのま・印加されるので、出力はフレーム基準信号
（第３図ハ）の位相反転出力（第３図ホ）となる。
従って第３ＮＡＮＤ回路１３の出力は、フレーム基準信
号相当のパルス列となって上記位相比較回路１６に加え
られる。
号相当のパルス列となって上記位相比較回路１６に加え
られる。
位相比較回路１６は、三角波、或は台形波に変換された
基準信号を、回転位相検出信号でサンプリングする形式
のものを可とするが、その構戒及び動作は周知であるの
で、その説明を割愛する。
基準信号を、回転位相検出信号でサンプリングする形式
のものを可とするが、その構戒及び動作は周知であるの
で、その説明を割愛する。
上記切換信号Ｓ （Ｈレベル）は、同時に上記スイッチ
ングトランジスタ２４を導通せしめ、抵抗２３を短絡す
る。
ングトランジスタ２４を導通せしめ、抵抗２３を短絡す
る。
そのため、前記ブリーダにより設定される低レベルの速
度制御基準電圧が上記速度誤差検出回路２７に加えられ
る。
度制御基準電圧が上記速度誤差検出回路２７に加えられ
る。
該速度誤差検出出力は、加算回路２８において位相比較
誤差出力に重畳され、被制御モータＭの駆動電圧等を制
御して良好な過渡応答特性でその回転位相を制御する。
誤差出力に重畳され、被制御モータＭの駆動電圧等を制
御して良好な過渡応答特性でその回転位相を制御する。
なお、第２図の実施例においては、フィールド基準信号
とフレーム基準信号を別個に供給する場合について説明
したが、第３図に要部を図示せる如くフレーム信号は、
フィールド基準信号を分周回路２９において分周し該出
力で代用することも出来る。
とフレーム基準信号を別個に供給する場合について説明
したが、第３図に要部を図示せる如くフレーム信号は、
フィールド基準信号を分周回路２９において分周し該出
力で代用することも出来る。
第３図の実施例において他の部分は第２図の実施例と同
じであるので、同一構或要素に同一符号を付してその説
明を略す。
じであるので、同一構或要素に同一符号を付してその説
明を略す。
本考案を特に磁気ディスクの回転位相制御に適用する場
合、特に薄手の磁気シートをディスク素材として用いる
装置においては、フレーム、フィールド各記録モードに
おいて遠心力等の差に起因して磁気ディスクとヘッド間
の当接圧が異なり、両記録モードの両用性に支障をきた
すことが確認された。
合、特に薄手の磁気シートをディスク素材として用いる
装置においては、フレーム、フィールド各記録モードに
おいて遠心力等の差に起因して磁気ディスクとヘッド間
の当接圧が異なり、両記録モードの両用性に支障をきた
すことが確認された。
斯る点を解決するため上記切換信号によって磁気ヘッド
の磁気ディスクに対する圧接力を制御することが考えら
れる。
の磁気ディスクに対する圧接力を制御することが考えら
れる。
一例としては、前記切換信号の有無によって磁気ヘッド
を前後方向に移動し磁気ディスクへの圧接力を加減する
プランジャ等を付勢する構戊が考えられる。
を前後方向に移動し磁気ディスクへの圧接力を加減する
プランジャ等を付勢する構戊が考えられる。
本考案は上述の如き構或であるから、異なる記録モード
に対応して磁気ディスク駆動モータを少くとも２様の回
転位相で回転制御する際、基本制御系を共用して良好な
過渡応答特性をもって制御し得る外、電気的な切換を可
能としたことも相俟って、省部品で且つ遠隔操作性能を
もたしめた磁気ディスク等を実現できる。
に対応して磁気ディスク駆動モータを少くとも２様の回
転位相で回転制御する際、基本制御系を共用して良好な
過渡応答特性をもって制御し得る外、電気的な切換を可
能としたことも相俟って、省部品で且つ遠隔操作性能を
もたしめた磁気ディスク等を実現できる。
第１図は本考案回路の要部ブロックダイアダラム、第２
図は他の実施例の要部ブロックダイアダラム、第３図は
動作波形説明図である。 １１・・・・・・第ＩＮＡＮＤ回路、１２・・・・・・
第２ＮＡＮＤ回路、１３・・・・・・第３ＮＡＮＤ回路
、１６・・・・・・位相比較回路、２４・・・・・・ス
イッチングトランジスタ、２７・・・・・・速度差 検出回路、Ｍ・・・・・・被制御モータ。
図は他の実施例の要部ブロックダイアダラム、第３図は
動作波形説明図である。 １１・・・・・・第ＩＮＡＮＤ回路、１２・・・・・・
第２ＮＡＮＤ回路、１３・・・・・・第３ＮＡＮＤ回路
、１６・・・・・・位相比較回路、２４・・・・・・ス
イッチングトランジスタ、２７・・・・・・速度差 検出回路、Ｍ・・・・・・被制御モータ。
Claims (1)
- 第１の位相制御基準信号と記録モードに応じた切換信号
とを入力とし、第１の記録モード期間のみ前記第１の位
相制御基準信号を出力する第１論理回路と、第２の位相
制御基準信号と前記切換信号の反転出力とを入力とし、
第２の記録モード期間のみ前記第２の位相制御信号を出
力する第２論理回路と、前記第１及び第２論理回路出力
を人力とし、前記第１及び第２の記録モード期間に応じ
て前記第１及び第２の位相制御基準信号を出力する第３
論理回路と、該第３論理回路出力を基準信号とし被制御
モータの回転位相検出出力を比較入力とする位相比較回
路と、前記切換信号により選択した速度制御基準電圧に
対する前記被制御モータの速度検出出力の速度検出誤差
出力と前記位相比較回路出力とを加算する加算回路とか
ら或り、該加算回路出力により前記被制御モータの回転
位相を制御することを特徴とする磁気ディスク等の回転
位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1904776U JPS596546Y2 (ja) | 1976-02-17 | 1976-02-17 | 磁気デイスク等の回転位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1904776U JPS596546Y2 (ja) | 1976-02-17 | 1976-02-17 | 磁気デイスク等の回転位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52109813U JPS52109813U (ja) | 1977-08-20 |
| JPS596546Y2 true JPS596546Y2 (ja) | 1984-02-29 |
Family
ID=28479123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1904776U Expired JPS596546Y2 (ja) | 1976-02-17 | 1976-02-17 | 磁気デイスク等の回転位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596546Y2 (ja) |
-
1976
- 1976-02-17 JP JP1904776U patent/JPS596546Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52109813U (ja) | 1977-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672944A (en) | Method and apparatus for minimizing torque ripple in a DC brushless motor using phase current overlap | |
| JPS5887494U (ja) | 医療用小型モ−タの速度制御装置 | |
| JPS6353795B2 (ja) | ||
| JPH0728553B2 (ja) | モータの駆動回路 | |
| US3569808A (en) | Servo system for magnetic recording and reproducing apparatus | |
| US4386298A (en) | Brushless dc motor control circuit | |
| JPH048185A (ja) | 同期電動機の非常停止回路 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| JPH05236785A (ja) | ブラシレスモータの駆動回路 | |
| JP2506907Y2 (ja) | モ−タ駆動信号出力回路 | |
| JPH04359688A (ja) | 駆動信号発生装置 | |
| JPH02206373A (ja) | 超音波モータ | |
| JPS60255083A (ja) | モ−タ駆動装置 | |
| JPH05122995A (ja) | ステツピングモータの制御回路 | |
| JPS6359785A (ja) | ブラシレスモ−タ | |
| JPH0311196B2 (ja) | ||
| JPS61177182A (ja) | モ−タ制御装置 | |
| JPS59101055A (ja) | ダブルキヤプスタン駆動制御装置 | |
| JPH035018Y2 (ja) | ||
| KR950000618Y1 (ko) | 브이씨알의 정지화면 재생 제어회로 | |
| JP3355792B2 (ja) | ブラシレスモータの駆動装置 | |
| JPS5851339B2 (ja) | 回転位相制御装置 | |
| JPS5826564B2 (ja) | カイテンタイノカイテンイソウセイギヨソウチ | |
| JPH01298982A (ja) | 逆トルクブレーキ回路 | |
| JPS6412191B2 (ja) |