JPH0350253U - - Google Patents
Info
- Publication number
- JPH0350253U JPH0350253U JP10967989U JP10967989U JPH0350253U JP H0350253 U JPH0350253 U JP H0350253U JP 10967989 U JP10967989 U JP 10967989U JP 10967989 U JP10967989 U JP 10967989U JP H0350253 U JPH0350253 U JP H0350253U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- trace
- data
- function
- tracing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
図は本考案の一実施例によるトレース機能をパ
リテイエラー検出までのプログラムトレース用と
して動作させた時のハードウエアブロツク図であ
る。 １……ＣＰＵ、２……メモリ制御部、３……メ
モリ、４……アドレスバス、５……データバス、
６……パリテイ検出信号、７……トレース制御部
、８……アドレストレース用メモリ、９……デー
タトレース用メモリ、１０……バス制御信号。
リテイエラー検出までのプログラムトレース用と
して動作させた時のハードウエアブロツク図であ
る。 １……ＣＰＵ、２……メモリ制御部、３……メ
モリ、４……アドレスバス、５……データバス、
６……パリテイ検出信号、７……トレース制御部
、８……アドレストレース用メモリ、９……デー
タトレース用メモリ、１０……バス制御信号。
Claims (1)
- 計算機システムにおいて、トレース機能として
トレースしたアドレスやデータを格納するトレー
ス用メモリと、ＣＰＵがプログラムを実行する過
程で生じるメモリアクセスを監視してバス上に出
力されるアドレスやデータを前記トレース用メモ
リにコピーするとともに、そのトレース用メモリ
からトレース結果を順次読み出すための制御手段
を具備することを特徴とするＣＰＵのメモリアク
セストレース機能内蔵装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10967989U JPH0350253U (ja) | 1989-09-21 | 1989-09-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10967989U JPH0350253U (ja) | 1989-09-21 | 1989-09-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350253U true JPH0350253U (ja) | 1991-05-16 |
Family
ID=31658252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10967989U Pending JPH0350253U (ja) | 1989-09-21 | 1989-09-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350253U (ja) |
-
1989
- 1989-09-21 JP JP10967989U patent/JPH0350253U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066753B2 (ja) | 記憶制御装置 | |
| JPH0350253U (ja) | ||
| JPH0412045U (ja) | ||
| JPH0328598U (ja) | ||
| JPS63143948U (ja) | ||
| JPS6284845U (ja) | ||
| JPS6363854U (ja) | ||
| JPH0218150U (ja) | ||
| JPH0382440U (ja) | ||
| JPH0227464A (ja) | マルチプロセツサシステムにおける共有メモリ管理方式 | |
| JPS6384650U (ja) | ||
| JPH04117538A (ja) | メモリ制御方式 | |
| JPS6044140U (ja) | マイクロプロセッサ等のデバッグ装置 | |
| JPH01135552U (ja) | ||
| JPS63143947U (ja) | ||
| JPH0448263B2 (ja) | ||
| JPH0690689B2 (ja) | バストレース方式 | |
| JPH0543248U (ja) | 計算機 | |
| JPH0238642U (ja) | ||
| JPH0334146U (ja) | ||
| JPS63168549U (ja) | ||
| JPH03110543U (ja) | ||
| JPS59138961U (ja) | トレ−ス・メモリ制御回路 | |
| JPS6368054U (ja) | ||
| JPS6389197U (ja) |