JPH0227464A

JPH0227464A - マルチプロセツサシステムにおける共有メモリ管理方式

Info

Publication number: JPH0227464A
Application number: JP63177192A
Authority: JP
Inventors: Takenari Yanagawa; 雄成柳川
Original assignee: Yaskawa Electric Manufacturing Co Ltd
Current assignee: Yaskawa Electric Corp
Priority date: 1988-07-18
Filing date: 1988-07-18
Publication date: 1990-01-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は共通のシステムバスに複数のプロセッサが接続
され、そのシステムバス上に共有メモリが置かれたマル
チプロセッサシステムにおける前記共有メモリの管理方
式に関するものである。

〔従来技術とその問題点〕

従来のこの種のマルチプロセッサシステムは第４図に示
すように構成されており、共有メモリのは、各プロセッ
サＯ〜■からシステムバス■を介してアクセスされる。

そして、各プロセッサＯ〜［Ｆ］はそれぞれメモリ管理
ユニットを独立して持っており、共有メモリのに対する
メモリ管理も各プロセッサが独自に行なっている。

従って共有メモリの上の領域をページングによりメモリ
管理を行なおうとする時、ページテーブルを物理メモリ
のどこに配置するかによって管理方法が考えられている
。

第１の方法は、第５図に示すようにページテーブル◎を
各プロセッサにおけるメモリ管理ユニットＭＭＵ内の個
有のローカルなメモリ領域におく方法である。（特開昭
６２−２６３５３８号公報参照）ところが、この方法は
、共有メモリ■の為のページテーブルが複数存在するこ
とになるため、あるプロセッサが共有メモリ■の為のペ
ージテーブル◎を書き替えた場合、その全てのプロセッ
サの管理する共有メモリ用ページテーブルも同時に変更
して、各ページテーブル間の一貫性を保つ必要があるた
め、かなり？１！雑なソフトウェア処理が必要となる。

そこで、第２の方法として第６図に示すように共有メモ
リのためのページテーブル■を共有メモリの上に置（方
法が考えられた。

（特開昭６２−１１５５５４号公報参照）この第２の方
法は、各プロッセサから見ればただ一つのページテーブ
ルがあることになり、第１の方法で述べた様な、複数の
ページテーブルの管理といった問題がなくなり、実用化
が容易である。

しかしながら、この場合もメモリ管理機能自体は各プロ
セッサ側にあり、トランスレーション・ルック・アサイ
ドバッファ（以下ＴＬＢという）■を各プロセッサに設
ける必要があり、しかも各ＴＬＢの管理についても第１
の方法と同様に複雑なハード及びソフト上の処理が必要
となる。

そこで本発明は、上に述べた様なマルチプロセッサシス
テムにおける共有メモリのメモリ管理方式として実現が
容易で効率の良い方式を提室しようとするものである。

〔課題を解決するための手段〕

本発明は上記の課題を解決する方法として、第１図に示
すようにシステムバス■に接続される共有メモリ回路に
ページテーブル■とアドレス変換機構を備えたメモリ管
理ユニットＭＭＵを設け、且つシステム中の１つのプロ
セッサを共有メモリ管理プロセッサとして用いるように
したものである。

メモリ管理の整合性を保つため、後述のようにアドレス
変換機構から各プロセッサへページ不在信号ａとアクセ
ス再開信号すを送出し、メモリ管理プロセッサからはア
ドレス変換機構へページ不在処理終了信号ｄを送出し、
前記メモリ管理プロセッサ以外の各プロセッサ以外の各
プロセッサから前記アドレス変換機構とメモリ管理プロ
セッサへ同時にアクセスアボート信号Ｃを送出するよう
にすれば効果的ある。

〔作　　用〕

本発明にか−る方式は、第１図かられかるように、従来
方式とは異なり、共有メモリのメモリ管理機能自体が共
有メモリ上にあるため、システムから見た場合、共有メ
モリに関する管理機能がただ一ケ所であるので、各プロ
セッサから共有メモリをアクセスする場合、システムバ
ス上に物理的に出されるアドレスは、論理アドレスであ
り、共有メモリに対するアクセスは、その論理アドレス
を共有メモリのメモリ管理機構により物理アドレスに変
換して、共有メモリのアドレスとしてアクセスすること
になる。

従って、この場合メモリ管理機構そのものが、ただ−ケ
所のみである為、メモリ管理を整合性を保って行う事が
容易となる。

具体的なインプリメンテーション方法としては、共有メ
モリのメモリ管理機構として、メモリ管理用プロセッサ
を置き、システムバス上の各プロセッサが共有メモリの
メモリ管理を行うのではなく、前記メモリ管理用プロセ
ッサに対し、コマンドを発行して、共有メモリのメモリ
管理を行う事とすることにより、共有メモリのメモリ管
理の整合性を容易に実現できる。

〔実施例〕

第２図は本発明の実施例を示すもので、プロセッサＩＡ
が共有メモリ已に対してアクセスしようとした時、先づ
アドレス変換機構ＧによってページテーブルＦにおける
アドレスがページテーブルアドレスバスＨを通ってペー
ジテーブルＦに与えられる。

ページテーブルの対応するページアドレスが見つかれば
、制御信号バス０を通してその旨をアドレス変換機構Ｇ
に通知する。それと同時に共有メモリ已にページアドレ
スバス■を通してページアドレスを与える。又共有メモ
リ已に対してページ内オフセット値は、アドレスバスＬ
から分岐したアドレスバスによって与えられる。

その結果、コントロールバスＤの伏態に従い、共有メモ
リ已に対するリード／ライト動作が実行される。

もし、ページテーブルＦの対応するページアドレスが、
ページテーブル上に見つからなかった場合、制御信号バ
ス０を通して、アドレス変換機構Ｇに対して、ページ不
在の通知がなされる。その結果、アドレス変換機構Ｇは
共有メモリ已に対するアクセスを要求したプロセッサＩ
Ａに対してアクセスの一時中断コマントをコントロール
バスＤを通じて知せる。そして、それと同時に、共有メ
モリ已におけるメモリ管理を司どるプロセッサに対して
コントロールバスＤを通して、ページ不在のアクセスが
発生した旨を知らせる。

メモリ管理を行うプロセッサは、それに対して適切な処
置を行い、アドレス変換機構Ｇに対して、処置の内容と
終了の結果を知らせる。

もし、プロセッサＩＡの実行が再開できるのであれば、
プロセッサＩＡに対しアドレス変換機構Ｇが再開のコマ
ンドを出して、共有メモリＥのアクセスを再開する。

また、もし、再開できない場合、プロセッサＩＡに対し
、再開できない旨を通知して、プロセッサＩＡからの今
回の共有メモリ已に対するアクセスを終了する。

第３図は、第２図におけるコントロールバス信号のうち
、ページ不在が生じた場合にプロセッサとアドレス変換
機構Ｇとの間でやりとりを行う信号について示すもので
、ページ不在信号ａはページテーブル中に該当するペー
ジが存在しながった時、共有メモリＥのアクセスを要求
したプロセッサＡに対し、不在を通知する為の信号であ
る。

アクセスを要求したプロセッサＡは、不在信号を受ける
ると、アクセスを一時中断し、システムバスを解放する
。

同時に、メモリ管理プロセッサＸは（システム中にただ
１つのみ存在する。）不在信号が発生したことを知ると
、それに対する処理プロセスを実行する。このとき、ア
ドレス変換機構Ｇ内に、ページ不在が生じたアドレスに
関する情報等は保持されており、メモリ管理プロセッサ
Ｘはそれらの情報にアクセスできるようになっている。

ページ不在処理プロセスが終了すると、メモリ管理プロ
セッサＸは、ページ不在処理終了信号ｄによりアドレス
変換機構Ｇへ通知する。

もし、アクセスの再開が可能であれば、アクセス再開信
号すにより、アクセスを中断していたプロセッサＡはア
クセスを再開する。

再開が不可能な場合は、アクセスアボート信号Ｃにより
、再開できない旨を通知する。

アクセスを要求していたプロセッサＡはアクセスができ
ない事により、共有メモリアクセス不能の処理ルーチン
へ割込みがかかる。

〔発明の効果〕

本発明方式によれば共通のシステムバスを通してアクセ
スできるような共有メモリを持つマルチプロセッサシス
テムにおいて、共有メモリのメモリ管理を、安全で効率
的に行う事ができる。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロック図、第２図は
本発明の実施例のブロック図、第３図は実施例における
プロセッサとアドレス変換機構との間で行なわれる信号
のやりとりを示す説明図、第４図は従来のマルチプロセ
ッサシステムの構成を示すブロック図、第５図及び第６
図はそれぞれ従来の共有メモリ管理方式のブロック図、
第１図は本発明の基本構成を示すブロック図、第２図は
本発明の実施例のブロック図、第３図は実施例における
プロセッサとアドレス変換機構との間で行なわれる信号
のやりとりを示す説明図である。 ■・・・共有メモリ ■・・・システムバス ■・・・プロセッサ１ ■・・・プロセッサ２ ■・・・プロセッサｎ［Ｆ］・・・メモリ管理ユニット ■・・・ページテーブルＡ・・・プロセッサＩＢ・・・アドレスバスＣ・・・データバスＤ・・・コントロールバスＥ・・・共有メモリＦ・・・ページテーブルＧ・・・アドレス変換機構Ｈ・・・ページテーブルアドレスバスＩ・・・ページアドレスバスＪ・・・データバスＫ・・・データバスＬ・・・アドレスバスＭ・・・コントロールバスＮ・・・プロセッサ２０・・・制御信号バスＰ・・・共有メモリ回路Ｘ・・・メモリ管理プロセッサＡ・・・プロセッサｌＢ・・・アドレスバスＣ・・・データバスＤ・・・コントロールバスＥ・・・共有メモリＦ・・・ページテーブルＧ・・・アドレス変換機構Ｈ・・・ページテーブルアドレスバス夏・・・ページアドレスバスＪ・・・データバスＫ・・・データバスＬ・・・アドレスバスＭ・・・コントロールバスＮ・・・プロセッサ２０・・・制御信号バスＰ・・・共存メモリ回路Ｘ・・・メモリ管理プロセッサ

Claims

【特許請求の範囲】

（１）共通のシステムバスに複数のプロセッサが接続さ
れ、そのシステムバス上に共有メモリが置かれたマルチ
プロセッサシステムにおいて、前記共有メモリとページ
テーブルおよびアドレス変換機構を備えた共有メモリ回
路をシステムバスに接続すると共に、システム中の１つ
のプロセッサを共有メモリ管理プロセッサとしたことを
特徴とするマルチプロセッサシステムにおける共有メモ
リ管理方式。
（２）アドレス変換機構から各プロセッサへぺーじ不在
信号ａとアクセス再開信号ｂを送出し、メモリ管理プロ
セッサからはアドレス変換機構へページ不在処理終了信
号ｄを送出し、前記メモリ管理プロセッサ以外の各プロ
セッサから前記アドレス変換機構とメモリ管理プロセッ
サへ同時にアクセスアボート信号ｃを送出するようにし
たことを特徴とする請求項１記載のマルチプロセッサシ
ステムにおける共有メモリ管理方式。