JPH0350451B2 - - Google Patents
Info
- Publication number
- JPH0350451B2 JPH0350451B2 JP61145530A JP14553086A JPH0350451B2 JP H0350451 B2 JPH0350451 B2 JP H0350451B2 JP 61145530 A JP61145530 A JP 61145530A JP 14553086 A JP14553086 A JP 14553086A JP H0350451 B2 JPH0350451 B2 JP H0350451B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- stereo
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、PLL回路のロツクレンジの変更に
関するもので、特にFMステレオ受信機のステレ
オマルチプレツクス回路に用いて好適なPLL回
路に関する。
関するもので、特にFMステレオ受信機のステレ
オマルチプレツクス回路に用いて好適なPLL回
路に関する。
(ロ) 従来の技術
昭和60年３月20日付で発行された「’85三洋半
導体ハンドブツクモノリシツクバイポーラ集積回
路編」第360頁には、第２図に示す如きPLL回路
を備えるIC（集積回路）LA3350が記載されてい
る。第２図において、入力端子１に印加された
19KHzのステレオパイロツト信号は、位相比較
回路２において分周回路３の出力信号と位相比較
される。前記位相比較回路２の出力端に発生する
位相差に応じた直流信号は、直流増幅回路４で増
幅された後VCO５に印加されるので、前記VCO
５の出力信号及び分周回路３の出力信号は、
19KHzのステレオパイロツト信号に同期したも
のとなる。
導体ハンドブツクモノリシツクバイポーラ集積回
路編」第360頁には、第２図に示す如きPLL回路
を備えるIC（集積回路）LA3350が記載されてい
る。第２図において、入力端子１に印加された
19KHzのステレオパイロツト信号は、位相比較
回路２において分周回路３の出力信号と位相比較
される。前記位相比較回路２の出力端に発生する
位相差に応じた直流信号は、直流増幅回路４で増
幅された後VCO５に印加されるので、前記VCO
５の出力信号及び分周回路３の出力信号は、
19KHzのステレオパイロツト信号に同期したも
のとなる。
その為、前記VCO５の出力信号を分周して得
られる38KHzの信号は、左右ステレオ信号Ｌ及
びＲを復調する為の信号として用いることが出
来、19KHzの信号はステレオ表示を行う為の信
号として用いることが出来る。
られる38KHzの信号は、左右ステレオ信号Ｌ及
びＲを復調する為の信号として用いることが出
来、19KHzの信号はステレオ表示を行う為の信
号として用いることが出来る。
(ハ) 発明が解決しようとする問題点
しかしながら、第２図の如きPLL回路は、大
きな位相ジツタが発生する危険があり、位相ジツ
タを有するPLL回路の出力信号をステレオマル
チプレツクス回路において復調の為に用いると、
ステレオ歪やステレオ分離度が悪化するという問
題があつた。すなわち、第２図のPLL回路にお
いて、入力端子１にステレオパイロツト信号とと
もにステレオ和信号（Ｌ＋Ｒ）が印加され、しか
も前記ステレオ和信号のレベルが大になると、位
相比較回路２が不完全なスイツチング状態にな
り、差動成分が生じる。しかして、前記差動成分
が直流増幅回路４で増幅され、VCO５に印加さ
れると、前記VCO５が変調を受け位相ジツタが
発生し、上述の如き特性劣化が生じる。また、前
記位相ジツタは、ステレオマルチプレツクス回路
のパイロツト信号検出回路にも影響を及ぼし、ス
テレオ表示の誤動作を生じるという問題があつ
た。
きな位相ジツタが発生する危険があり、位相ジツ
タを有するPLL回路の出力信号をステレオマル
チプレツクス回路において復調の為に用いると、
ステレオ歪やステレオ分離度が悪化するという問
題があつた。すなわち、第２図のPLL回路にお
いて、入力端子１にステレオパイロツト信号とと
もにステレオ和信号（Ｌ＋Ｒ）が印加され、しか
も前記ステレオ和信号のレベルが大になると、位
相比較回路２が不完全なスイツチング状態にな
り、差動成分が生じる。しかして、前記差動成分
が直流増幅回路４で増幅され、VCO５に印加さ
れると、前記VCO５が変調を受け位相ジツタが
発生し、上述の如き特性劣化が生じる。また、前
記位相ジツタは、ステレオマルチプレツクス回路
のパイロツト信号検出回路にも影響を及ぼし、ス
テレオ表示の誤動作を生じるという問題があつ
た。
(ニ) 問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、位
相比較回路の入力信号を分周回路の出力信号によ
り同期検波する同期検波回路と、該同期検波回路
の出力信号に応じてステレオ表示ランプを点灯さ
せる為の出力信号を発生するランプトリガ回路
と、該ランプトリガ回路の出力信号に応じて直流
増幅回路の利得を制御する制御回路とを設け、
PLL回路が前記入力信号にロツクしてランプト
リガ回路から出力信号が発生したとき、前記制御
回路により前記直流増幅回路の利得を低下させる
点を特徴とする。
相比較回路の入力信号を分周回路の出力信号によ
り同期検波する同期検波回路と、該同期検波回路
の出力信号に応じてステレオ表示ランプを点灯さ
せる為の出力信号を発生するランプトリガ回路
と、該ランプトリガ回路の出力信号に応じて直流
増幅回路の利得を制御する制御回路とを設け、
PLL回路が前記入力信号にロツクしてランプト
リガ回路から出力信号が発生したとき、前記制御
回路により前記直流増幅回路の利得を低下させる
点を特徴とする。
(ホ) 作用
本発明に依れば、入力信号とVCOの出力信号
を分周する分周回路の出力信号との位相を比較す
るに際し、前記両信号の位相が一致せず、PLL
回路がロツクしていない状態においては、直流増
幅回路の利得を高く設定し、ロツクレンジを広く
するとともにキヤプチヤレンジを十分に広くする
ことが出来る。また、前記両信号の位相が一致
し、PLL回路がロツクしてランプトリガ回路か
ら出力信号が発生した状態においては、直流増幅
回路の利得を低下させ、ロツクレンジを狭くし、
位相ジツタの改善を計ることが出来る。更に、前
記両信号の位相が一致し、PLL回路がロツクし
ても、入力信号が弱電界でランプトリガ回路から
出力信号が発生しない状態においては、直流増幅
回路の利得を上昇させ、ロツクレンジを広くし、
ロツクはずれを防止することが出来る。
を分周する分周回路の出力信号との位相を比較す
るに際し、前記両信号の位相が一致せず、PLL
回路がロツクしていない状態においては、直流増
幅回路の利得を高く設定し、ロツクレンジを広く
するとともにキヤプチヤレンジを十分に広くする
ことが出来る。また、前記両信号の位相が一致
し、PLL回路がロツクしてランプトリガ回路か
ら出力信号が発生した状態においては、直流増幅
回路の利得を低下させ、ロツクレンジを狭くし、
位相ジツタの改善を計ることが出来る。更に、前
記両信号の位相が一致し、PLL回路がロツクし
ても、入力信号が弱電界でランプトリガ回路から
出力信号が発生しない状態においては、直流増幅
回路の利得を上昇させ、ロツクレンジを広くし、
ロツクはずれを防止することが出来る。
(ヘ) 実施例
第１図は、本発明の一実施例を示す回路図で、
６は例えばFMステレオ検波出力信号が入力信号
として印加される入力端子、７は76KHzのフリ
ーラン周波数を有するVCO、８は該VCO７の出
力信号を分周する分周回路、９は前記入力信号中
の19KHzのステレオパイロツト信号と前記分周
回路８の19KHz分周信号との位相を比較する位
相比較回路、１０は該位相比較回路９の出力信号
を増幅して前記VCO７に印加する直流増幅回路、
１１は前記分周回路８の分周信号を用いて前記入
力信号中に含まれるステレオパイロツト信号を同
期検波する同期検波回路、１２は該同期検波回路
１１の出力信号に応じてステレオ表示ランプ１３
を駆動する為のランプトリガ回路、及び１４は該
ランプトリガ回路１２の出力信号に応じて前記直
流増幅回路１０の利得を制御する制御回路であ
る。
６は例えばFMステレオ検波出力信号が入力信号
として印加される入力端子、７は76KHzのフリ
ーラン周波数を有するVCO、８は該VCO７の出
力信号を分周する分周回路、９は前記入力信号中
の19KHzのステレオパイロツト信号と前記分周
回路８の19KHz分周信号との位相を比較する位
相比較回路、１０は該位相比較回路９の出力信号
を増幅して前記VCO７に印加する直流増幅回路、
１１は前記分周回路８の分周信号を用いて前記入
力信号中に含まれるステレオパイロツト信号を同
期検波する同期検波回路、１２は該同期検波回路
１１の出力信号に応じてステレオ表示ランプ１３
を駆動する為のランプトリガ回路、及び１４は該
ランプトリガ回路１２の出力信号に応じて前記直
流増幅回路１０の利得を制御する制御回路であ
る。
位相比較回路９、直流増幅回路１０、VCO７
及び分周回路８は、通常のPLL回路を構成して
おり、VCO７の出力信号の位相が入力信号の位
相に一致する様PLL制御が行なわれるが、その
詳細については省略する。
及び分周回路８は、通常のPLL回路を構成して
おり、VCO７の出力信号の位相が入力信号の位
相に一致する様PLL制御が行なわれるが、その
詳細については省略する。
しかして、入力端子６に印加される入力信号が
モノラル信号である場合には、19KHzステレオ
パイロツト信号が存在しない為、PLL回路がロ
ツクしない。また、同期検波回路１１の出力信号
が発生しないので、ステレオ表示ランプ１３が消
灯し、制御回路１４が作動しない。
モノラル信号である場合には、19KHzステレオ
パイロツト信号が存在しない為、PLL回路がロ
ツクしない。また、同期検波回路１１の出力信号
が発生しないので、ステレオ表示ランプ１３が消
灯し、制御回路１４が作動しない。
一方、入力信号がステレオ信号の場合、前記ス
テレオ信号中の19KHzステレオパイロツト信号
と分周回路８の出力信号との位相が位相比較回路
９で比較され、PLL制御が開始される。前記
PLL制御の開始時点においては、未だPLL回路
がロツクしていないので、ステレオパイロツト信
号と分周回路８の出力信号との位相がずれてお
り、同期検波回路１１の出力信号が発生しない。
その為、ランプトリガ回路１２の出力信号も発生
せず、ステレオ表示ランプ１３が消灯状態を保
ち、制御回路１４も作動しない。その結果、直流
増幅回路１０の利得は比較的高い第１の所定値と
なり、PLL回路のキヤプチヤレンジを広く保つ
ことが出来る。PLL制御が継続し、PLL回路が
入力信号中のステレオパイロツト信号にロツクす
ると、分周回路８の出力信号が前記ステレオパイ
ロツト信号に同期したものとなり、同期検波回路
１１の出力信号が発生する。前記出力信号が発生
すると、それに応じてランプトリガ回路１２の出
力信号が発生し、ステレオ表示ランプ１３が点灯
してステレオ信号の受信状態であることを表示す
る。同時に制御回路１４が作動し、直流増幅回路
１０の利得を第１の所定値よりも低い第２の所定
値とする。前記直流増幅回路１０の利得が低下す
ると、VCO７に印加される制御信号のレベルが
低下し、それに応じて位相比較回路９から発生す
る不要な差動成分のレベルも小になり、位相ジツ
タが無くなる。その結果、特性劣化が防止出来、
ステレオ表示の誤動作も防止出来る。尚、PLL
回路がロツクした状態においては、キヤプチヤレ
ンジが狭くなつてもかまわないので、直流増幅回
路１０の利得を低下させることによる新たな欠点
は生じない。更に、PLL回路がステレオパイロ
ツト信号にロツクした場合であつても、前記パイ
ロツト信号のレベルが小となる弱電界時には、同
期検波回路１１の出力信号が小になり、ランプト
リガ回路１２のスレツシヨルドレベル以下となる
ので、前記ランプトリガ回路１２の出力信号が発
生せず、ステレオ表示ランプ１３が点灯しない。
また、制御回路１４も作動せず、直流増幅回路１
０の利得は第１の所定値となる。その為、PLL
回路のロツクレンジは大となり、弱電界時に発生
するノイズ等によるロツクはずれが防止出来る。
尚、前記ランプトリガ回路１２の出力信号が発生
しないので、受信機がステレオ受信状態となら
ず、VCO７の出力信号がステレオ復調の為に用
いられないから、VCO７の出力信号に位相ジツ
タが生じても何ら問題が無い。
テレオ信号中の19KHzステレオパイロツト信号
と分周回路８の出力信号との位相が位相比較回路
９で比較され、PLL制御が開始される。前記
PLL制御の開始時点においては、未だPLL回路
がロツクしていないので、ステレオパイロツト信
号と分周回路８の出力信号との位相がずれてお
り、同期検波回路１１の出力信号が発生しない。
その為、ランプトリガ回路１２の出力信号も発生
せず、ステレオ表示ランプ１３が消灯状態を保
ち、制御回路１４も作動しない。その結果、直流
増幅回路１０の利得は比較的高い第１の所定値と
なり、PLL回路のキヤプチヤレンジを広く保つ
ことが出来る。PLL制御が継続し、PLL回路が
入力信号中のステレオパイロツト信号にロツクす
ると、分周回路８の出力信号が前記ステレオパイ
ロツト信号に同期したものとなり、同期検波回路
１１の出力信号が発生する。前記出力信号が発生
すると、それに応じてランプトリガ回路１２の出
力信号が発生し、ステレオ表示ランプ１３が点灯
してステレオ信号の受信状態であることを表示す
る。同時に制御回路１４が作動し、直流増幅回路
１０の利得を第１の所定値よりも低い第２の所定
値とする。前記直流増幅回路１０の利得が低下す
ると、VCO７に印加される制御信号のレベルが
低下し、それに応じて位相比較回路９から発生す
る不要な差動成分のレベルも小になり、位相ジツ
タが無くなる。その結果、特性劣化が防止出来、
ステレオ表示の誤動作も防止出来る。尚、PLL
回路がロツクした状態においては、キヤプチヤレ
ンジが狭くなつてもかまわないので、直流増幅回
路１０の利得を低下させることによる新たな欠点
は生じない。更に、PLL回路がステレオパイロ
ツト信号にロツクした場合であつても、前記パイ
ロツト信号のレベルが小となる弱電界時には、同
期検波回路１１の出力信号が小になり、ランプト
リガ回路１２のスレツシヨルドレベル以下となる
ので、前記ランプトリガ回路１２の出力信号が発
生せず、ステレオ表示ランプ１３が点灯しない。
また、制御回路１４も作動せず、直流増幅回路１
０の利得は第１の所定値となる。その為、PLL
回路のロツクレンジは大となり、弱電界時に発生
するノイズ等によるロツクはずれが防止出来る。
尚、前記ランプトリガ回路１２の出力信号が発生
しないので、受信機がステレオ受信状態となら
ず、VCO７の出力信号がステレオ復調の為に用
いられないから、VCO７の出力信号に位相ジツ
タが生じても何ら問題が無い。
第３図は、直流増幅回路の利得制御を行なう具
体回路を示すもので、PLL回路がロツクしてい
ない状態においては、入力端子１５に信号が印加
されず、制御回路１４を構成する入力トランジス
タ１６及び電流ミラー回路１７がオフしている。
その為、位相比較回路９の出力信号は、差動接続
された一対のトランジスタ１８及び１９を含む直
流増幅回路１０で増幅され、出力端子２０から
VCO７に印加される。その時、前記直流増幅回
路１０の利得は、第１の所定値になつているの
で、広いキヤプチヤレンジを確保出来る。PLL
回路がロツクすると、ランプトリガ回路１２から
出力信号が発生し、入力端子１５に「Ｈ」の信号
が印加される。その為、入力トランジスタ１６及
び電流ミラー回路１７がオンし、抵抗２１の電圧
降下が大になり、電流源トランジスタ２２のエミ
ツタ電流が減少し、前記直流増幅回路１０の相互
コンダクタンス（Gm）が減少して利得が低下す
る。その結果、VCO７の位相ジツタが減少し、
諸特性が改善される。
体回路を示すもので、PLL回路がロツクしてい
ない状態においては、入力端子１５に信号が印加
されず、制御回路１４を構成する入力トランジス
タ１６及び電流ミラー回路１７がオフしている。
その為、位相比較回路９の出力信号は、差動接続
された一対のトランジスタ１８及び１９を含む直
流増幅回路１０で増幅され、出力端子２０から
VCO７に印加される。その時、前記直流増幅回
路１０の利得は、第１の所定値になつているの
で、広いキヤプチヤレンジを確保出来る。PLL
回路がロツクすると、ランプトリガ回路１２から
出力信号が発生し、入力端子１５に「Ｈ」の信号
が印加される。その為、入力トランジスタ１６及
び電流ミラー回路１７がオンし、抵抗２１の電圧
降下が大になり、電流源トランジスタ２２のエミ
ツタ電流が減少し、前記直流増幅回路１０の相互
コンダクタンス（Gm）が減少して利得が低下す
る。その結果、VCO７の位相ジツタが減少し、
諸特性が改善される。
(ト) 発明の効果
以上述べた如く、本発明に依れば、PLL回路
がロツクしていない状態においては、直流増幅回
路の利得を高く維持出来るので、広いロツクレン
ジ及びキヤプチヤレンジを確保出来る。また、
PLL回路がロツクし、ランプトリガ回路から出
力信号が発生すると、直流増幅回路の利得を低下
させることが出来るので、ロツクレンジを狭め
VCOの位相ジツタを改善出来、ステレオ歪やス
テレオ分離度等の特性を改善することが出来ると
ともに、ステレオ表示の誤動作を防止出来る。更
に、PLL回路がロツクしてもランプトリガ回路
から出力信号が発生しない弱電界ステレオ受信時
には、直流増幅回路の利得を上昇させ、広いロツ
クレンジを確保出来、ノイズに起因するロツクは
ずれを防止出来、電界強度が元に戻つた時、直ち
にステレオ受信を行なうことが出来る。
がロツクしていない状態においては、直流増幅回
路の利得を高く維持出来るので、広いロツクレン
ジ及びキヤプチヤレンジを確保出来る。また、
PLL回路がロツクし、ランプトリガ回路から出
力信号が発生すると、直流増幅回路の利得を低下
させることが出来るので、ロツクレンジを狭め
VCOの位相ジツタを改善出来、ステレオ歪やス
テレオ分離度等の特性を改善することが出来ると
ともに、ステレオ表示の誤動作を防止出来る。更
に、PLL回路がロツクしてもランプトリガ回路
から出力信号が発生しない弱電界ステレオ受信時
には、直流増幅回路の利得を上昇させ、広いロツ
クレンジを確保出来、ノイズに起因するロツクは
ずれを防止出来、電界強度が元に戻つた時、直ち
にステレオ受信を行なうことが出来る。
第１図は、本発明の一実施例を示す回路図、第
２図は従来のPLL回路を示す回路図、及び第３
図は第１図の具体回路例を示す回路図である。 ７…VCO、８…分周回路、９…位相比較回路、
１０…直流増幅回路、１１…同期検波回路、１２
…ランプトリガ回路、１４…制御回路。
２図は従来のPLL回路を示す回路図、及び第３
図は第１図の具体回路例を示す回路図である。 ７…VCO、８…分周回路、９…位相比較回路、
１０…直流増幅回路、１１…同期検波回路、１２
…ランプトリガ回路、１４…制御回路。
Claims (1)
- １ 入力信号とVCOの出力信号を分周する分周
回路の出力信号との位相を比較し、位相差に応じ
た出力信号を発生する位相比較回路と、該位相比
較回路の出力信号を増幅し、その出力信号によつ
て前記VCOの発振周波数を制御する直流増幅回
路とを備えるPLL回路において、前記入力信号
を前記分周回路の出力信号により同期検波する同
期検波回路と、該同期検波回路の出力信号に応じ
てステレオ表示ランプを点灯させる為の出力信号
を発生するランプトリガ回路と、該ランプトリガ
回路の出力信号に応じて前記直流増幅回路の利得
を制御する制御回路とを備え、前記ランプトリガ
回路から出力信号が発生するステレオ受信時に前
記直流増幅回路の利得を低下させてロツクレンジ
を狭めるとともに、前記ランプトリガ回路から出
力信号が発生しないモノラル受信時及び弱電界ス
テレオ受信時にロツクレンジを広げてロツクはず
れを防止したことを特徴とするPLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145530A JPS632425A (ja) | 1986-06-20 | 1986-06-20 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145530A JPS632425A (ja) | 1986-06-20 | 1986-06-20 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632425A JPS632425A (ja) | 1988-01-07 |
| JPH0350451B2 true JPH0350451B2 (ja) | 1991-08-01 |
Family
ID=15387343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61145530A Granted JPS632425A (ja) | 1986-06-20 | 1986-06-20 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS632425A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215122A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 位相同期信号発生回路 |
| DE4432755A1 (de) * | 1994-04-04 | 1995-10-05 | Hitachi Ltd | Einstellbare Bildröhren-Anzeigevorrichtung und phasensynchrone Schaltung zur Verwendung in einer Anzeigevorrichtung |
| JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657337A (en) * | 1979-10-16 | 1981-05-19 | Matsushita Electric Ind Co Ltd | Phase control circuit |
-
1986
- 1986-06-20 JP JP61145530A patent/JPS632425A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632425A (ja) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629914A (en) | Phase comparing circuit | |
| RU2118063C1 (ru) | Параллельные апериодические упч | |
| GB2029177A (en) | Stereophonic recetver noise eliminatng device | |
| JPH0348698B2 (ja) | ||
| JPS632425A (ja) | Ｐｌｌ回路 | |
| JP2850962B2 (ja) | ステレオ受信機回路 | |
| JPS5813647Y2 (ja) | ステレオマルチプレツクス回路 | |
| JPS5920212B2 (ja) | ステレオ復調装置 | |
| JPH04602Y2 (ja) | ||
| JPS59141842A (ja) | ステレオ復調回路 | |
| JPS6218995Y2 (ja) | ||
| JPS6223161Y2 (ja) | ||
| JP2760925B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JPH0354449Y2 (ja) | ||
| JPH0418267Y2 (ja) | ||
| US4166925A (en) | FM stereo demodulator | |
| JP2752812B2 (ja) | ステレオ復調装置 | |
| JP3432999B2 (ja) | 色同期回路 | |
| JPH04603Y2 (ja) | ||
| JPH0349462Y2 (ja) | ||
| JPH11225302A (ja) | 振幅変調信号検波回路 | |
| JPS5926667Y2 (ja) | シンセサイザ−チユ−ナ用制御信号発生回路 | |
| JPS5850654Y2 (ja) | Ａｍ・ｆｍステレオラジオ受信機 | |
| JPS61113371A (ja) | Ｆｍ−ａｍ方式多重放送受信装置におけるパイロツトキヤンセル回路 | |
| JPH0292033A (ja) | マルチパス検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |