JPH0348698B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、入力信号のレベルに応じてロツクレ
ンジを変更することの出来るPLL回路に関する
もので、特にFMステレオ受信機のステレオマル
チプレツクス回路に用いて好適なPLL回路に関
する。

(ロ) 従来の技術 昭和60年３月20日付で発行された「’85三洋半
導体ハンドブツクモノリシツクバイポーラ集積回
路編」第360頁には、第２図に示す如きPLL回路
を備えるIC（集積回路）LA3350が記載されてい
る。第２図において、入力端子１に印加された
19KHzのステレオパイロツト信号は、位相比較
回路２において分周回路３の出力信号と位相比較
される。前記位相比較回路２の出力端に発生する
位相差に応じた直流信号は、直流増幅回路４で増
幅された後VCO５に印加されるので、前記VCO
５の出力信号及び分周回路３の出力信号は、
19KHzのステレオパイロツト信号に同期したも
のとなる。

その為、前記VCO５の出力信号を分周して得
られる38KHzの信号は、左右ステレオ信号Ｌ及
びＲを復調する為の信号として用いることが出
来、19KHzの信号はステレオ表示を行なう信号
として用いることが出来る。

(ハ) 発明が解決しようとする問題点 しかしながら、第２図の如きPLL回路は、大
きな位相ジツタが発生する危険があり、位相ジツ
タを有するPLL回路の出力信号をステレオマル
チプレツクス回路において復調の為に用いると、
ステレオ歪やステレオ分離度が悪化するという問
題があつた。すなわち、第２図のPLL回路にお
いて、入力端子１にステレオパイロツト信号とと
もにステレオ和信号（Ｌ＋Ｒ）が印加され、しか
も前記ステレオ和信号のレベルが大になると、位
相比較回路２が不完全なスイツチング状態にな
り、差動成分が生じる。しかして、前記差動成分
が直流増幅回路４で増幅され、VCO５に印加さ
れると、前記VCO５が変調を受け位相ジツタが
発生し、上述の如き特性劣化が生じる。また、前
記位相ジツタは、ステレオマルチプレツクス回路
のパイロツト信号検出回路にも影響を及ぼし、ス
テレオ表示の誤動作を生じるという問題があつ
た。

(ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、位
相比較回路の入力信号を分周回路の出力信号によ
り同期検波する同期検波回路と、該同期検波回路
の出力信号レベルに応じて直流増幅回路の利得を
連続的に制御する制御回路とを設け、PLL回路
がロツクし、前記同期検波回路から出力信号が発
生したとき、前記出力信号のレベルに応じて直流
増幅回路の利得を可変する様にしたことを特徴と
する。

(ホ) 作用 本発明に依れば、入力信号とVCOの出力信号
を分周する分周回路の出力信号との位相を比較す
るに際し、前記両信号の位相が一致せず、PLL
回路がロツクしていない状態においては、直流増
幅回路の利得を高く設定し、ロツクレンジを広く
するとともにキヤプチヤレンジを十分に広くする
ことが出来る。また、両信号の位相が一致し、
PLL回路がロツクした状態においては、同期検
波回路の出力信号レベルに応じて前記直流増幅回
路の利得を低下させ、ロツクレンジを狭め前記出
力信号レベルに応じた位相ジツタの改善を計るこ
とが出来るとともに、ロツク外れを防止出来る。

(ヘ) 実施例 第１図は、本発明の一実施例を示す回路図で、
６は例えばFMステレオ検波出力信号が入力信号
として印加される入力端子、７は76KHzのフリ
ーラン周波数を有するVCO、８は該VCO７の出
力信号を分周する分周回路、９は前記入力信号中
の19KHzのステレオパイロツト信号と前記分周
回路８の19KHz分周信号との位相を比較する位
相比較回路、１０は該位相比較回路９の出力信号
を増幅して前記VCO７に印加する直流増幅回路、
１１は前記分周回路８の分周信号を用いて前記入
力信号中に含まれるステレオパイロツト信号を同
期検波する同期検波回路、１２は該同期検波回路
１１の出力信号に応じてステレオ表示ランプ１３
を駆動する為のランプトリガ回路、及び１４は前
記同期検波回路１１の出力信号レベルに応じた制
御信号を発生し、該制御信号により前記直流増幅
回路１０の利得を連続的に制御する制御回路であ
る。位相比較回路９、直流増幅回路１０、VCO
７及び分周回路８は、通常のPLL回路を構成し
ており、VCO７の出力信号の位相が入力信号の
位相に一致する様PLL制御が行なわれるが、そ
の詳細については省略する。

しかして、入力端子６に印加される入力信号が
モノラル信号である場合には、19KHzステレオ
パイロツト信号が存在しない為、PLL回路がロ
ツクしない。また、同期検波回路１１の出力信号
が発生しないのでステレオ表示ランプ１３が消灯
し、制御回路１４が作動しない。

一方、入力信号がステレオ信号の場合、前記ス
テレオ信号中の19KHzステレオパイロツト信号
と分周回路８の出力信号との位相が位相比較回路
９で比較され、PLL制御が開始される。前記
PLL制御の開始時点においては、未だPLL回路
がロツクしていないので、ステレオパイロツト信
号と分周回路８の出力信号との位相がずれてお
り、同期検波回路１１の出力信号が発生しない。
その為、ランプトリガ回路１２の出力信号も発生
せず、ステレオ表示ランプ１３が消灯状態を保
ち、制御回路１４も作動しない。その結果、直流
増幅回路１０の利得は比較的高い第１の所定値と
なり、PLL回路のキヤプチヤレンジを広く保つ
ことが出来る。PLL制御が継続し、PLL回路が
入力信号中のステレオパイロツト信号にロツクす
ると、分周回路８の出力信号が前記ステレオパイ
ロツト信号に同期したものとなり、同期検波回路
１１の出力信号が発生する。前記出力信号が発生
すると、それに応じてランプトリガ回路１２の出
力信号が発生し、ステレオ表示ランプ１３が点灯
してステレオ信号の受信状態であることを表示す
る。

同期検波回路１１の出力信号レベルは、入力信
号の電界強度に応じて変化し、強電界の場合は大
になり、弱電界の場合は小になる。いま、入力端
子６に強電界の入力信号が印加され、同期検波回
路１１の出力信号レベルが大になると、制御回路
１４の出力制御信号のレベルも大になり、直流増
幅回路１０の利得が大巾に低下して第２の所定値
になる。また、弱電界の入力信号が印加された場
合には、制御回路１４の出力制御信号のレベルは
あまり大にならず、直流増幅回路１０の利得はあ
まり低下せず第３の所定値となる。従つて、前記
直流増幅回路１０の利得は、入力信号の電界強度
に応じて前記第２の所定値と第３の所定値との間
の任意の値を連続的に取り得る。

その結果、PLL回路がロツクしていない状態
においては、直流増幅回路１０の利得が比較的高
い第１の値になり、広いキヤプチヤレンジを確保
することが出来る。またPLL回路がロツクした
状態で受信信号が強電界の場合には、直流増幅回
路１０の利得を十分に下げ第２の値とし、過変調
時のVCOの位相ジツタの改善度を大にすること
が出来る。更に、PLL回路がロツクした状態で
受信信号が弱電界の場合には、直流増幅回路１０
の利得を前記第１及び第２の値の間の第３の値と
し、VCOの位相ジツタの改善とともにロツク外
れを防止出来る。

第３図は、直流増幅回路の利得制御を行なう具
体回路を示すもので、PLL回路がロツクしてい
ない状態においては、制御回路１４を構成する差
動接続された第１及び第２トランジスタ１５及び
１６のベースに同期検波回路１１の出力信号が印
加されず、前記制御回路１４が制御信号を発生し
ないので、直流増幅回路１０の利得は第１の所定
値となる。PLL回路がロツクし、同期検波回路
１１から大レベルの出力信号が発生すると、第１
トランジスタ１５がオフ、第２トランジスタ１６
がオンになり、該第２トランジスタ１６のコレク
タ電流が抵抗１７に流れる。その為、直流増幅回
路１０の電流源トランジスタ１８のエミツタ電流
が減少し、前記直流増幅回路１０の相互コンダク
タンスGmが減少してその利得が第２の所定値に
低下する。また、PLL回路がロツクし、同期検
波回路１１から小レベルの出力信号が発生する
と、第１及び第２トランジスタ１５及び１６のコ
レクタ電流の差電流が抵抗１７に流れ、直流増幅
回路１０の相互コンダクタンスが前記抵抗１７の
電圧降下に応じて減少し、その利得が第３の所定
値になる。従つて、第３図の回路を用いれば、直
流増幅回路１０の利得を、制御回路１４の出力電
流に応じて連続的に変化させることが出来る。

(ト) 発明の効果 以上述べた如く、本発明に依れば、PLL回路
がロツクしていない状態においては、直流増幅回
路の利得を高く維持出来るので、広いキヤプチヤ
レンジを確保出来る。また、PLL回路がロツク
すると、直流増幅回路の利得を低下させることが
出来るので、VCOの位相ジツタを改善出来、ス
テレオ歪やステレオ分離度等の特性を改善するこ
とが出来る。更に、受信信号の電界強度に応じて
直流増幅回路の利得を連続的に低下させることが
出来るので、弱電界時におけるPLL回路のロツ
ク外れを防止出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第
２図は従来のPLL回路を示す回路図、及び第３
図は第１図の具体回路例を示す回路図である。 ７…VCO、８…分周回路、９…位相比較回路、
１０…直流増幅回路、１１…同期検波回路、１４
…制御回路。

Claims (1)

【特許請求の範囲】
1. １ 入力信号とVCOの出力信号を分周する分周
   回路の出力信号との位相を比較し、位相差に応じ
   た出力信号を発生する位相比較回路と、該位相比
   較回路の出力信号を増幅し、その出力信号によつ
   て前記VCOの発振周波数を制御する直流増幅回
   路とを備えるPLL回路において、前記入力信号
   を前記分周回路の出力信号により同期検波する同
   期検波回路と、該同期検波回路の出力信号のレベ
   ルに応じて、第１の制御信号、第２の制御信号、
   前記第１及び第２の制御信号の間で連続的に変化
   する制御信号を発生する制御回路とを備え、前記
   制御回路は、PLL回路が非ロツク状態の時、前
   記第１の制御信号を発生し、直流増幅回路の利得
   を大なる第１の値とし、PLL回路がロツクし、
   同期検波回路から入力信号の電界強度に応じて所
   定レベル以上の出力信号が発生する時、前記第２
   の制御信号を発生し、直流増幅回路の利得を前記
   第１の値よりも小なる第２の値とし、PLL回路
   がロツクし、同期検波回路から入力信号の電界強
   度に応じて前記所定レベルよりも小さい出力信号
   が発生するとき、前記第１及び第２の制御信号の
   間の値となる制御信号を発生し、直流増幅回路の
   利得を入力信号レベルに応じた第１及び第２の値
   の間の値に設定することを特徴とするPLL回路。