JPH0350528A - 液晶表示装置用アクティブマトリクス基板 - Google Patents
液晶表示装置用アクティブマトリクス基板Info
- Publication number
- JPH0350528A JPH0350528A JP1186748A JP18674889A JPH0350528A JP H0350528 A JPH0350528 A JP H0350528A JP 1186748 A JP1186748 A JP 1186748A JP 18674889 A JP18674889 A JP 18674889A JP H0350528 A JPH0350528 A JP H0350528A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- liquid crystal
- crystal display
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 title claims description 31
- 239000011159 matrix material Substances 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 210000002858 crystal cell Anatomy 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 102100034477 H(+)/Cl(-) exchange transporter 3 Human genes 0.000 description 1
- 101000710223 Homo sapiens H(+)/Cl(-) exchange transporter 3 Proteins 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
- G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブ素子を有する液晶表示装置用アク
ティブマトリクス基板に関する。
ティブマトリクス基板に関する。
近年、ＣＲＴにかわる小型，薄型，軽量な表示装置とし
て液晶パネルを利用したテレビやプロジェクタの開発が
盛んである．特にスイッチング■・ランジスタやスイッ
チングダイオード等の半４体を用いたアクティブ素子を
各画素毎に設けた液晶パネルで高画質化を狙ったアクテ
ィブマトリクス液晶表示装置の開発が活発である．この
様な液晶表示装置は、液晶を２枚の基板ではさんだｉ造
で、一方は前記アクティブ素子をマトリクス状に形成し
たアクティブマトリクス基板、他方は少なくとも例えば
ガラス基板上全面に透明電極を形戒してなる対向基板か
ら構成されている。
て液晶パネルを利用したテレビやプロジェクタの開発が
盛んである．特にスイッチング■・ランジスタやスイッ
チングダイオード等の半４体を用いたアクティブ素子を
各画素毎に設けた液晶パネルで高画質化を狙ったアクテ
ィブマトリクス液晶表示装置の開発が活発である．この
様な液晶表示装置は、液晶を２枚の基板ではさんだｉ造
で、一方は前記アクティブ素子をマトリクス状に形成し
たアクティブマトリクス基板、他方は少なくとも例えば
ガラス基板上全面に透明電極を形戒してなる対向基板か
ら構成されている。
この様な液晶表示装置用アクティブマトリクス基板の模
式的平面図を第２図に示す．この例ではアクティブ素子
としてスイッチングトランジスタ２０１を用いている。
式的平面図を第２図に示す．この例ではアクティブ素子
としてスイッチングトランジスタ２０１を用いている。
スイッチングトランジスタ２０１としては、単結晶シリ
コン（ｃ−Ｓｉ）ウェハーに上に形成したＭＯＳトラン
ジスタ、ガラス基板や石英基板等の透明基板上に形成し
た薄膜半導体を利用したアモルファスシリコン（ａ−Ｓ
ｉ）やポリシリコン（ｐ−Ｓｉ）の薄膜トランジスタ（
ＴＰＴ）が使用されている，ＭＯＳ｝ランジスタの場合
、基板となるウェハーが不透明なｃ−Ｓｉであるため画
素電極１０４がアルミ電極等の反射型として、又ｄ−Ｓ
ｉやｐ−ＳＬのＴＰＴの場合、ガラス基板や石英基板等
の透明基板が使用できるため画素電極１０４を透明電極
のＩＴＯとした透過型として液晶パネルが構成されるの
が一般的である．駆動方法の概略としては、第２図に示
した水平駆動回路１０５内に外部から入力された映像信
号が１ライン分サンプルホールドされ、この時垂直駆動
回路１０６から出力されたパルスにより１ライン分のス
イッチングトランジスタ２０１がオンとなり信号が走査
されたラインに書き込まれる．以下順次走査され１フレ
ームで１画素が書き込まれる．スイッチングトランジス
タ２０１がオフしている時、すでに書き込まれた信号は
各画素電極１０４に蓄積されており、次のフレームで書
き換えられる．従って一般的に、水平駆動回路１０５は
サンプルホールド回路、垂直駆動回路１０６はシフトレ
ジスタ回路から構成されている．またこの様な回路はア
クティブ素子と同時に、同じ基板上に形成される場合も
あるし、また別途ＩＣチップの形で図示していないが実
装基板上にハイブリッド的に搭載され、ワイヤボンディ
ングやＴＡＢ等で接続されている場合等がある． 第３図，第４図を用いて各画素電極１０４に書き込まれ
る電位を説明する。第３図は、液晶パネルとした時の１
画素の等価回路を、第４図は第３図の各点の電位を示し
たものである。スイッチングトランジスタ２０１のゲー
ト３０１にゲート電位ＶＧが加わりハイレベルでオンす
ると、ドレイン３０２に印加された信号電位がソース（
画素電極〉３０３に加わり、対向電極３０４に印加され
た対向電位との電位差の大小により液晶をオンオフさせ
、従って光のオンオフを行う．ゲート電位ＶＧがロウレ
ベルに戻るとソースの画素電位はそのまま保持される．
一般的に液晶に直流電圧を印加すると劣化するため、第
４図に示す様に信号ゼ位は、１フィード毎に対向電位に
対し交流的に加える方法がとられている．次に画素電位
の詳細について説明する．理想的には、ドレイン３０２
に印加された信号電位がそのまま加わるが、実際にはス
イッチングトランジスタ２０１のソース〜ゲート寄生容
量Ｃｓａ３０５を通したフイードスルーの影響を受ける
．このフイードスルーは、スイッチングトランジスタ２
０１がオフした時に働き、いずれの場合も画素電位をマ
イナス側に引っぱる．このため交流信号電位に対し奇数
フレームと偶数フレームではその電位形状を異にする．
この時対向電位は奇数フレームと偶数フレームで液晶に
加わる電位差を同じとする様にフイードスルー分マイナ
ス側に調整する．これを行なわないと３０Ｈｚのフリッ
カが発生し画面のちらつきとなる．フィードスルーの量
は、 以下余白 ゲート電位振幅 で表わされる．例えば１００μｍ角の画素を考え、妥当
な値ゲート電位振幅２０Ｖ，ＣＬｃ＝５０ｆＦ，Ｃｓｏ
＝１５ｆＦを挿入するとフィードスルーは約４Ｖ以上に
もなる． 〔発明が解決しようとする課題〕 ところで液晶パネルの２枚の基板ではさまれた液晶層厚
は一般的には５〜ｌＯμｍと薄いため、場所により厚さ
ムラを発生する．この厚さムラはコントラストの低下を
発生させるが、±１０％程度であるならそれ程問題でも
なくまた生産性，歩留り等の点からも上記値を許容して
いる．ところがもう１つこの厚さムラは、液晶容ＪＩ
Ｃ ＬＣ３ ０ ６のばらつきとなり従って前述した様
にフイードスルーがばらつく事になる．例えば前記値で
計算すると約ＩＶ近くなる．従って第４図に示した様に
フィードスルーのばらつきは、対向電位のばらつきとな
り、どちらか一方に合わせれば片方でフリッカが発生し
てしまう．つまり、液晶層厚のムラがそのまま画面ちら
つきのばらつきとなって画質劣化となってしまう．さら
にスイッチングトランジスタ２０１のソース〜ゲート寄
生容量０５Ｇ３０５もアクティブマトリクス基板内でば
らつく事が予想されさらに画質劣化を促進する．特にこ
のソース〜ゲート奇数容量Ｃｓｅ３０５のばらつきは基
板内よりパネル間で大きく問題となるため、パネル間で
の対向電位の調整という工数増が必ず必要になってくる
． 本発明の目的は、この様な従来の欠点を取り除いた高性
能な液晶表示装置用アクティブマトリクス基板を提供す
る事にある． 〔課題を解決するための手段〕 上記目的を達成するために、本発明の液晶表示装置用ア
クティブマトリクス基板は、基板上にマトリクス状に形
戒された半導体アクティブ素子、該アクティブ素子に一
対一に接続された画素電極、該画素電極に前記アクティ
ブ素子を通じ信号を制御及び印加するためのマトリクス
配線から少なくとも構成された液晶表示装置用アクティ
ブマトリクス基板において、前記半導体アクティブ素子
がｎチャネルとｐチャネル両トランジスタがらなるＣＭ
ＯＳ構成のトランスファーゲートとなっている． 〔実施例〕 以下、本発明の一実施例について図面を参照して説明す
る． 第１図は、本発明の一実施例を説明するための液晶表示
装置用アクティブマトリクス基板の模式的平面図である
．第１図において例えば図示していないがｃ−ＳＬウェ
ハー上に通常のシリコンＬＳＩプロセスにおけるＣＭＯ
Ｓ技術により各画素毎にｎチャネルトランジスタ１０１
とｐチャネルトランジスタ１０２の抱き合わせによるＣ
ＭＯＳトランスファーゲートをアクティブ素子として形
成する．このＣＭＯＳプロセスは、ｎウエル楕造であろ
うとｐウェル楕造であろうとダブルウエル構造であろう
と特に限定は無い．このトランスファーゲート製作時に
、同時に各画素毎にＣＭＯＳインバータ１０３も形戒し
ておく。これらのトランジスタに要求される性能は１ラ
イン走査時間つまり動画対応で１フレーム１ ６ｍｓ
ｅ ｃを水平ライン数で割った値で、例えばＮＴＳＣ対
応５２５本とすれば１ ６ ｍ ｓ ｅ ｃ ／ ５
２ ５Σ３０μｓｅｃと遅い．従ってトランジスタの寸
法は、製造プロセスで制限される程度まで極力小さくで
きる． 本実施例の場合、ｃ−Ｓｉウェハーを用いたＭｏＳトラ
ンジスタで説明しているため、液晶パネルとしては反射
型の場合として取扱う．従って画素電極１０４は、水平
駆動回路１０５からの映像信号供給ラインと同じアルミ
電極で構成する事で液晶表示用アクティブマトリクス基
板が完成する．この時、本発明では前記ＣＭＯＳトラン
スファーゲートのｎチャネルトランジスタ１０１とｐチ
ャネルトランジスタ１０２の寸法つまりチャネル長やチ
ャネル幅を同一寸法で構成している．チャネル長とチャ
ネル幅を等しくした場合、両チャネルトランジスタの持
つソース〜ゲート寄生容量を等しくしているのと同等と
なる．従ってこのＣＭＯＳトランスファーゲートがオフ
する時の画素電極１０４のフィードスルーは、両ゲート
に加わるゲートパルスが反転しているため打ち消し合っ
てほとんど発生しない．従って従来技術で問題となって
いたフィードスルーのばらつきだけでなくフィードスル
ーそのものも発生しない構或となっている．通常ＣＭＯ
Ｓ｝−ランスファーゲートは、ｎチャネルトランジスタ
１０１とｐチャネルトランジスタ１０２の性能を合わせ
るためと集積度を上げるためにｎチャネルトランジスタ
１０１の寸法つまりチャネル長とチャネル幅の比をｐチ
ャネルトランジスタ１０２に比べ移動度の大きい分だけ
小さくしている．ところが液晶パネル用アクティブ素子
としては先に述べた様に速度的には早くないため性能と
集積度は、ｎチャネルトランジスタ１０１とｐチャネル
トランジスタ１０２の寸法比にはほとんど無関係になっ
ている。このため、本発明の構成でも特に問題とならな
い。
コン（ｃ−Ｓｉ）ウェハーに上に形成したＭＯＳトラン
ジスタ、ガラス基板や石英基板等の透明基板上に形成し
た薄膜半導体を利用したアモルファスシリコン（ａ−Ｓ
ｉ）やポリシリコン（ｐ−Ｓｉ）の薄膜トランジスタ（
ＴＰＴ）が使用されている，ＭＯＳ｝ランジスタの場合
、基板となるウェハーが不透明なｃ−Ｓｉであるため画
素電極１０４がアルミ電極等の反射型として、又ｄ−Ｓ
ｉやｐ−ＳＬのＴＰＴの場合、ガラス基板や石英基板等
の透明基板が使用できるため画素電極１０４を透明電極
のＩＴＯとした透過型として液晶パネルが構成されるの
が一般的である．駆動方法の概略としては、第２図に示
した水平駆動回路１０５内に外部から入力された映像信
号が１ライン分サンプルホールドされ、この時垂直駆動
回路１０６から出力されたパルスにより１ライン分のス
イッチングトランジスタ２０１がオンとなり信号が走査
されたラインに書き込まれる．以下順次走査され１フレ
ームで１画素が書き込まれる．スイッチングトランジス
タ２０１がオフしている時、すでに書き込まれた信号は
各画素電極１０４に蓄積されており、次のフレームで書
き換えられる．従って一般的に、水平駆動回路１０５は
サンプルホールド回路、垂直駆動回路１０６はシフトレ
ジスタ回路から構成されている．またこの様な回路はア
クティブ素子と同時に、同じ基板上に形成される場合も
あるし、また別途ＩＣチップの形で図示していないが実
装基板上にハイブリッド的に搭載され、ワイヤボンディ
ングやＴＡＢ等で接続されている場合等がある． 第３図，第４図を用いて各画素電極１０４に書き込まれ
る電位を説明する。第３図は、液晶パネルとした時の１
画素の等価回路を、第４図は第３図の各点の電位を示し
たものである。スイッチングトランジスタ２０１のゲー
ト３０１にゲート電位ＶＧが加わりハイレベルでオンす
ると、ドレイン３０２に印加された信号電位がソース（
画素電極〉３０３に加わり、対向電極３０４に印加され
た対向電位との電位差の大小により液晶をオンオフさせ
、従って光のオンオフを行う．ゲート電位ＶＧがロウレ
ベルに戻るとソースの画素電位はそのまま保持される．
一般的に液晶に直流電圧を印加すると劣化するため、第
４図に示す様に信号ゼ位は、１フィード毎に対向電位に
対し交流的に加える方法がとられている．次に画素電位
の詳細について説明する．理想的には、ドレイン３０２
に印加された信号電位がそのまま加わるが、実際にはス
イッチングトランジスタ２０１のソース〜ゲート寄生容
量Ｃｓａ３０５を通したフイードスルーの影響を受ける
．このフイードスルーは、スイッチングトランジスタ２
０１がオフした時に働き、いずれの場合も画素電位をマ
イナス側に引っぱる．このため交流信号電位に対し奇数
フレームと偶数フレームではその電位形状を異にする．
この時対向電位は奇数フレームと偶数フレームで液晶に
加わる電位差を同じとする様にフイードスルー分マイナ
ス側に調整する．これを行なわないと３０Ｈｚのフリッ
カが発生し画面のちらつきとなる．フィードスルーの量
は、 以下余白 ゲート電位振幅 で表わされる．例えば１００μｍ角の画素を考え、妥当
な値ゲート電位振幅２０Ｖ，ＣＬｃ＝５０ｆＦ，Ｃｓｏ
＝１５ｆＦを挿入するとフィードスルーは約４Ｖ以上に
もなる． 〔発明が解決しようとする課題〕 ところで液晶パネルの２枚の基板ではさまれた液晶層厚
は一般的には５〜ｌＯμｍと薄いため、場所により厚さ
ムラを発生する．この厚さムラはコントラストの低下を
発生させるが、±１０％程度であるならそれ程問題でも
なくまた生産性，歩留り等の点からも上記値を許容して
いる．ところがもう１つこの厚さムラは、液晶容ＪＩ
Ｃ ＬＣ３ ０ ６のばらつきとなり従って前述した様
にフイードスルーがばらつく事になる．例えば前記値で
計算すると約ＩＶ近くなる．従って第４図に示した様に
フィードスルーのばらつきは、対向電位のばらつきとな
り、どちらか一方に合わせれば片方でフリッカが発生し
てしまう．つまり、液晶層厚のムラがそのまま画面ちら
つきのばらつきとなって画質劣化となってしまう．さら
にスイッチングトランジスタ２０１のソース〜ゲート寄
生容量０５Ｇ３０５もアクティブマトリクス基板内でば
らつく事が予想されさらに画質劣化を促進する．特にこ
のソース〜ゲート奇数容量Ｃｓｅ３０５のばらつきは基
板内よりパネル間で大きく問題となるため、パネル間で
の対向電位の調整という工数増が必ず必要になってくる
． 本発明の目的は、この様な従来の欠点を取り除いた高性
能な液晶表示装置用アクティブマトリクス基板を提供す
る事にある． 〔課題を解決するための手段〕 上記目的を達成するために、本発明の液晶表示装置用ア
クティブマトリクス基板は、基板上にマトリクス状に形
戒された半導体アクティブ素子、該アクティブ素子に一
対一に接続された画素電極、該画素電極に前記アクティ
ブ素子を通じ信号を制御及び印加するためのマトリクス
配線から少なくとも構成された液晶表示装置用アクティ
ブマトリクス基板において、前記半導体アクティブ素子
がｎチャネルとｐチャネル両トランジスタがらなるＣＭ
ＯＳ構成のトランスファーゲートとなっている． 〔実施例〕 以下、本発明の一実施例について図面を参照して説明す
る． 第１図は、本発明の一実施例を説明するための液晶表示
装置用アクティブマトリクス基板の模式的平面図である
．第１図において例えば図示していないがｃ−ＳＬウェ
ハー上に通常のシリコンＬＳＩプロセスにおけるＣＭＯ
Ｓ技術により各画素毎にｎチャネルトランジスタ１０１
とｐチャネルトランジスタ１０２の抱き合わせによるＣ
ＭＯＳトランスファーゲートをアクティブ素子として形
成する．このＣＭＯＳプロセスは、ｎウエル楕造であろ
うとｐウェル楕造であろうとダブルウエル構造であろう
と特に限定は無い．このトランスファーゲート製作時に
、同時に各画素毎にＣＭＯＳインバータ１０３も形戒し
ておく。これらのトランジスタに要求される性能は１ラ
イン走査時間つまり動画対応で１フレーム１ ６ｍｓ
ｅ ｃを水平ライン数で割った値で、例えばＮＴＳＣ対
応５２５本とすれば１ ６ ｍ ｓ ｅ ｃ ／ ５
２ ５Σ３０μｓｅｃと遅い．従ってトランジスタの寸
法は、製造プロセスで制限される程度まで極力小さくで
きる． 本実施例の場合、ｃ−Ｓｉウェハーを用いたＭｏＳトラ
ンジスタで説明しているため、液晶パネルとしては反射
型の場合として取扱う．従って画素電極１０４は、水平
駆動回路１０５からの映像信号供給ラインと同じアルミ
電極で構成する事で液晶表示用アクティブマトリクス基
板が完成する．この時、本発明では前記ＣＭＯＳトラン
スファーゲートのｎチャネルトランジスタ１０１とｐチ
ャネルトランジスタ１０２の寸法つまりチャネル長やチ
ャネル幅を同一寸法で構成している．チャネル長とチャ
ネル幅を等しくした場合、両チャネルトランジスタの持
つソース〜ゲート寄生容量を等しくしているのと同等と
なる．従ってこのＣＭＯＳトランスファーゲートがオフ
する時の画素電極１０４のフィードスルーは、両ゲート
に加わるゲートパルスが反転しているため打ち消し合っ
てほとんど発生しない．従って従来技術で問題となって
いたフィードスルーのばらつきだけでなくフィードスル
ーそのものも発生しない構或となっている．通常ＣＭＯ
Ｓ｝−ランスファーゲートは、ｎチャネルトランジスタ
１０１とｐチャネルトランジスタ１０２の性能を合わせ
るためと集積度を上げるためにｎチャネルトランジスタ
１０１の寸法つまりチャネル長とチャネル幅の比をｐチ
ャネルトランジスタ１０２に比べ移動度の大きい分だけ
小さくしている．ところが液晶パネル用アクティブ素子
としては先に述べた様に速度的には早くないため性能と
集積度は、ｎチャネルトランジスタ１０１とｐチャネル
トランジスタ１０２の寸法比にはほとんど無関係になっ
ている。このため、本発明の構成でも特に問題とならな
い。
本実施例では、ｃ−Ｓｉウエハーを用いた反射型タイプ
の液晶表示装置用アクティブマドリクス基板で説明した
が、これに限らずガラス基板や石英基板等の透明基板を
用いたａ−Ｓｉやｐ−ＳｉＴＰＴアクティブ素子の場合
であってもその効果は同じてある． また本実施例では各画素毎にインバータ１０３を設ける
構成で説明しているが、垂直駆動回路１０６が各ライン
毎へこの出力端子を持っていれば、このインバータ１０
３は不要である．但し、この場合水平ラインの数がｎチ
ャネルトランジスタ１０１制御用とｐチャネルトランジ
スタ１０２制御用と２倍になる。
の液晶表示装置用アクティブマドリクス基板で説明した
が、これに限らずガラス基板や石英基板等の透明基板を
用いたａ−Ｓｉやｐ−ＳｉＴＰＴアクティブ素子の場合
であってもその効果は同じてある． また本実施例では各画素毎にインバータ１０３を設ける
構成で説明しているが、垂直駆動回路１０６が各ライン
毎へこの出力端子を持っていれば、このインバータ１０
３は不要である．但し、この場合水平ラインの数がｎチ
ャネルトランジスタ１０１制御用とｐチャネルトランジ
スタ１０２制御用と２倍になる。
なお、水平駆動回路，垂直駆動回路は従来と変らないの
で詳しい説明は省略する。
で詳しい説明は省略する。
以上説明した様に、本発明の液晶表示装置用アクティブ
マトリクス基板によれば、アクティブ素子にＣＭＳ楕戒
のトランスファーゲートを用いしかもｎチャネルトラン
ジスタ１０１とｐチャネルトランジスタ１０２の寸法比
を同じにするという構成をとるため、液晶セル厚のばら
つきや寄生容量のばらつきによる画面ちらつきをほとん
ど無くす事ができ良好な表示画面を得る事が可能となる
．またフィードスルーそのものを発生しないためパネル
毎にフリッカを発生しない様に対向電極の電位を調整す
るという工数負担はなくなりコスト低減にもつながる．
マトリクス基板によれば、アクティブ素子にＣＭＳ楕戒
のトランスファーゲートを用いしかもｎチャネルトラン
ジスタ１０１とｐチャネルトランジスタ１０２の寸法比
を同じにするという構成をとるため、液晶セル厚のばら
つきや寄生容量のばらつきによる画面ちらつきをほとん
ど無くす事ができ良好な表示画面を得る事が可能となる
．またフィードスルーそのものを発生しないためパネル
毎にフリッカを発生しない様に対向電極の電位を調整す
るという工数負担はなくなりコスト低減にもつながる．
第１図は、本発明の一実施例を説明するための液晶表示
装置用アクティブマトリクス基板の模式的平面図、第．
２図は従来例を説明するための液晶表示装置用アクティ
ブマトリクス基板の模式的平面図、第３図は従来例を説
明するための１画素の等価回路、第４図は第３図の各点
の模式的電位波形図である．
装置用アクティブマトリクス基板の模式的平面図、第．
２図は従来例を説明するための液晶表示装置用アクティ
ブマトリクス基板の模式的平面図、第３図は従来例を説
明するための１画素の等価回路、第４図は第３図の各点
の模式的電位波形図である．
Claims (1)
- 基板上にマトリクス状に形成された半導体アクティブ素
子、該アクティブ素子に一対一に接続された画素電極、
該画素電極に前記アクティブ素子を通じ信号を制御及び
印加するためのマトリクス配線から少なくとも構成され
た液晶表示装置用アクティブマトリクス基板において、
前記半導体アクティブ素子がｎチャネルとｐチャネル両
トランジスタからなるＣＭＯＳ構成のトランスファーゲ
ートである事を特徴とする液晶表示装置用アクティブマ
トリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186748A JPH0350528A (ja) | 1989-07-18 | 1989-07-18 | 液晶表示装置用アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186748A JPH0350528A (ja) | 1989-07-18 | 1989-07-18 | 液晶表示装置用アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350528A true JPH0350528A (ja) | 1991-03-05 |
Family
ID=16193956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186748A Pending JPH0350528A (ja) | 1989-07-18 | 1989-07-18 | 液晶表示装置用アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350528A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414091A (ja) * | 1990-05-07 | 1992-01-20 | Fujitsu Ltd | アクティブマトリクス型表示装置及びその制御方法 |
| JPH0643434A (ja) * | 1991-05-20 | 1994-02-18 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその画像表示方法 |
| JPH0682759A (ja) * | 1991-06-14 | 1994-03-25 | Semiconductor Energy Lab Co Ltd | 電気光学装置の画像表示方法 |
| JPH06123873A (ja) * | 1991-05-31 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | 電気光学装置の画像表示方法 |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
-
1989
- 1989-07-18 JP JP1186748A patent/JPH0350528A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414091A (ja) * | 1990-05-07 | 1992-01-20 | Fujitsu Ltd | アクティブマトリクス型表示装置及びその制御方法 |
| JPH0643434A (ja) * | 1991-05-20 | 1994-02-18 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその画像表示方法 |
| JPH06123873A (ja) * | 1991-05-31 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | 電気光学装置の画像表示方法 |
| JPH0682759A (ja) * | 1991-06-14 | 1994-03-25 | Semiconductor Energy Lab Co Ltd | 電気光学装置の画像表示方法 |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| US8917265B2 (en) | 2004-05-21 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a current source and a diode electrically connected at an output of the current source |
| US9536937B2 (en) | 2004-05-21 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a rectifying element connected to a pixel of a display device |
| US10115350B2 (en) | 2004-05-21 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having rectifying elements connected to a pixel of a display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3980167B2 (ja) | Ｔｆｔ電極基板 | |
| WO2008015813A1 (en) | Active matrix substrate and display device with same | |
| JPWO1999035678A1 (ja) | 半導体装置、電気光学装置用基板、電気光学装置、及び電子機器並びに投射型表示装置 | |
| JPH05241124A (ja) | 液晶表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| US7123230B2 (en) | System and method for reducing off-current in thin film transistor of liquid crystal display device | |
| TW200405225A (en) | Electro-optical apparatus, drive circuit of electro-optical apparatus, and electronic machine | |
| US7091966B2 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH0251129A (ja) | アクテイブマトリクス液晶表示パネル | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| US20040090583A1 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| US12165562B2 (en) | Demultiplexer and driving method thereof, and display panel having demultiplexer | |
| WO2020124772A1 (zh) | 液晶显示面板及其驱动方法 | |
| JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP3206666B2 (ja) | 液晶マトリクス表示装置 | |
| JP2000131713A (ja) | 液晶表示装置 | |
| JP3339248B2 (ja) | 表示装置 | |
| JP2637835B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| JP3270444B2 (ja) | 液晶マトリクス表示装置及びその駆動方法 | |
| JPH02285327A (ja) | アクティブマトリクス型液晶表示素子 |