JPH035069B2 - - Google Patents
Info
- Publication number
- JPH035069B2 JPH035069B2 JP55024818A JP2481880A JPH035069B2 JP H035069 B2 JPH035069 B2 JP H035069B2 JP 55024818 A JP55024818 A JP 55024818A JP 2481880 A JP2481880 A JP 2481880A JP H035069 B2 JPH035069 B2 JP H035069B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistance region
- semiconductor substrate
- voltage
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の入力に高い電圧が加わつ
た場合に半導体装置が破壊されることを防ぐため
の入力保護装置に関する。
た場合に半導体装置が破壊されることを防ぐため
の入力保護装置に関する。
一般に、半導体装置の入力保護装置には半導体
基板に該半導体基板と逆導電型の半導体抵抗層が
用いられ、外部からの入力は、この半導体抵抗層
を通つて内部回路への入力または他の入力保護装
置と接続している。外部入力として、基板と抵抗
層で形成されるダイオードに関して順方向の電圧
が加わつた場合、電流は抵抗層から基板に流れて
いくので内部回路には基板電圧しか加わらない。
逆に、外部入力として、逆方向で過大な電圧が加
わつた場合、基板と抵抗層で形成されるダイオー
ドのブレークダウンによつて電流が基板に流れて
いくので内部回路へはブレークダウン以上の電圧
が加わらない。しかし、一般に基板の不純物濃度
は小さいため基板と抵抗層で形成されるダイオー
ドのブレークダウン電圧は非常に高い。そのた
め、内部回路の入力装置の破壊がブレークダウン
より先に起きてしまい抵抗層による入力保護効果
はあまり期待できないという欠点があつた。
基板に該半導体基板と逆導電型の半導体抵抗層が
用いられ、外部からの入力は、この半導体抵抗層
を通つて内部回路への入力または他の入力保護装
置と接続している。外部入力として、基板と抵抗
層で形成されるダイオードに関して順方向の電圧
が加わつた場合、電流は抵抗層から基板に流れて
いくので内部回路には基板電圧しか加わらない。
逆に、外部入力として、逆方向で過大な電圧が加
わつた場合、基板と抵抗層で形成されるダイオー
ドのブレークダウンによつて電流が基板に流れて
いくので内部回路へはブレークダウン以上の電圧
が加わらない。しかし、一般に基板の不純物濃度
は小さいため基板と抵抗層で形成されるダイオー
ドのブレークダウン電圧は非常に高い。そのた
め、内部回路の入力装置の破壊がブレークダウン
より先に起きてしまい抵抗層による入力保護効果
はあまり期待できないという欠点があつた。
本発明は上記欠点を除き、従来から用いられて
いる抵抗層に加えて、抵抗層から離れたところに
半導体基板と同導電型で高不純物濃度を有する半
導体抵抗層を形成し、その上を外部入力から抵抗
層にはいる導電性配線層が通過するように配置す
ることによつて、外部入力に過大な電圧が加わつ
ても内部回路の入力に大きな電圧が加わることが
ないような半導体装置の入力保護装置を提供する
ものである。
いる抵抗層に加えて、抵抗層から離れたところに
半導体基板と同導電型で高不純物濃度を有する半
導体抵抗層を形成し、その上を外部入力から抵抗
層にはいる導電性配線層が通過するように配置す
ることによつて、外部入力に過大な電圧が加わつ
ても内部回路の入力に大きな電圧が加わることが
ないような半導体装置の入力保護装置を提供する
ものである。
本発明の半導体装置の入力保護装置は、一導電
型の半導体基板表面に反対導電型の抵抗領域が設
けられ、該抵抗領域に接続せる入力配線が該半導
体基板表面上を絶縁膜を介して延在し、該入力配
線下の該抵抗領域より離間せる半導体基板の部分
には半導体基板よりも高濃度な一導型の不純物領
域が設けられていることにより構成される。
型の半導体基板表面に反対導電型の抵抗領域が設
けられ、該抵抗領域に接続せる入力配線が該半導
体基板表面上を絶縁膜を介して延在し、該入力配
線下の該抵抗領域より離間せる半導体基板の部分
には半導体基板よりも高濃度な一導型の不純物領
域が設けられていることにより構成される。
本発明を実施例により説明する。
第１図は本発明の一実施例の半導体装置の入力
保護装置の断面図である。
保護装置の断面図である。
Ｐ型半導体基板１にＮ型抵抗領域２、高不純物
濃度のP+型低抵抗層３、Ｎ型ソース領域４、Ｎ
型ドレイン領域５を設ける。基板１の表面に酸化
物の絶縁層６を設け、開口し、アルミニウム蒸着
により、ゲート電極７、外部入力部８、及びこれ
らを抵抗領域２と接続する配線９，１０を設け
る。
濃度のP+型低抵抗層３、Ｎ型ソース領域４、Ｎ
型ドレイン領域５を設ける。基板１の表面に酸化
物の絶縁層６を設け、開口し、アルミニウム蒸着
により、ゲート電極７、外部入力部８、及びこれ
らを抵抗領域２と接続する配線９，１０を設け
る。
本発明の入力保護装置は、基板と反対導電型の
抵抗領域２と、該抵抗領域２と間隔をおいて基板
と同一導電型の低抵抗領域３と、該抵抗領域３の
上を絶縁層６を介して通り、抵抗領域２と外部入
力部８とを接続する配線とから構成される。従来
の入力保護装置と異なる点は配線８の下に税縁層
６を介して基板と反対導電型の低抵抗領域３を設
けたことである。
抵抗領域２と、該抵抗領域２と間隔をおいて基板
と同一導電型の低抵抗領域３と、該抵抗領域３の
上を絶縁層６を介して通り、抵抗領域２と外部入
力部８とを接続する配線とから構成される。従来
の入力保護装置と異なる点は配線８の下に税縁層
６を介して基板と反対導電型の低抵抗領域３を設
けたことである。
基板１を設置し、外部入力部８に負電圧を加え
ると抵抗領域２から基板１へ電子が大量に流れ出
るので抵抗領域２の電圧降下によつて基板内の半
導体装置の入力部、例えば電界効果トランジスタ
のゲート電極７にはほとんど電圧が加わらない。
外部入力部８に正の低い電圧を加えるとこの電圧
はそのままゲート電極７に加わる。
ると抵抗領域２から基板１へ電子が大量に流れ出
るので抵抗領域２の電圧降下によつて基板内の半
導体装置の入力部、例えば電界効果トランジスタ
のゲート電極７にはほとんど電圧が加わらない。
外部入力部８に正の低い電圧を加えるとこの電圧
はそのままゲート電極７に加わる。
従来の入力保護装置では外部入力部８は正の高
い電圧を加えた場合、この電圧は直接ゲート電極
７に加わり、ゲート電極７の下の絶縁層を破壊す
る。しかし、本発明の入力保護装置では、低抵抗
領域３を設けているので、外部入力部８に正の高
い電圧が加わると、配線１０の下に位置するＰ型
基板表面に反転層ができ、この反転層が抵抗領域
２と低抵抗領域３とが電気的に接続されるので反
転層の電位が外部入力部８に加えた電位と等しく
なり、基板１と同電位でブレークダウン電圧の低
い方の低抵抗領域３との界面でブレークダウンが
生じ電流が低抵抗領域３を通つて基板１に流れ
る。このため、ゲート電極７に加わる電圧は常に
低抵抗領域３のブレークダウン電圧と基板電位の
間に保たれることになる。従つて本発明にかかる
入力保護装置は従来のものと比べて一段と入力保
護能力が向上し、半導体装置の信頼性を向上させ
るものである。
い電圧を加えた場合、この電圧は直接ゲート電極
７に加わり、ゲート電極７の下の絶縁層を破壊す
る。しかし、本発明の入力保護装置では、低抵抗
領域３を設けているので、外部入力部８に正の高
い電圧が加わると、配線１０の下に位置するＰ型
基板表面に反転層ができ、この反転層が抵抗領域
２と低抵抗領域３とが電気的に接続されるので反
転層の電位が外部入力部８に加えた電位と等しく
なり、基板１と同電位でブレークダウン電圧の低
い方の低抵抗領域３との界面でブレークダウンが
生じ電流が低抵抗領域３を通つて基板１に流れ
る。このため、ゲート電極７に加わる電圧は常に
低抵抗領域３のブレークダウン電圧と基板電位の
間に保たれることになる。従つて本発明にかかる
入力保護装置は従来のものと比べて一段と入力保
護能力が向上し、半導体装置の信頼性を向上させ
るものである。
以上詳細に説明したように、本発明によれば、
入力保護能力が優れ、半導体装置の信頼性を向上
させることができるのでその効果は大きい。
入力保護能力が優れ、半導体装置の信頼性を向上
させることができるのでその効果は大きい。
第１図は本発明の半導体装置の入力保護装置の
一実施例の断面図である。 １……Ｐ型半導体基板、２……Ｎ型抵抗領域、
３……P+型低抗領域、４……Ｎ型ソース領域、
５……Ｎ型ドレイン領域、６……絶縁層、７……
ゲート電極、８……外部入力部、９，１０……配
線。
一実施例の断面図である。 １……Ｐ型半導体基板、２……Ｎ型抵抗領域、
３……P+型低抗領域、４……Ｎ型ソース領域、
５……Ｎ型ドレイン領域、６……絶縁層、７……
ゲート電極、８……外部入力部、９，１０……配
線。
Claims (1)
- １ 一導電型の半導体基板表面に反対導電型の抵
抗領域が設けられ、該抵抗領域に接続する入力配
線が前記半導体基板表面上を絶縁膜を介して介在
する半導体装置の入力保護装置において、前記入
力配線下でかつ前記抵抗領域より所定の距離だけ
離間せる前記半導体基板よりも高濃度な一導電型
の不純物領域をチヤンネルストツパとは別に選択
的に設け、前記入力配線下の前記絶縁膜、前記距
離および前記不純物領域の不純物濃度の設定によ
り、前記抵抗領域と前記半導体基板とのPN接合
が逆方向バイアスとなる極性の高電圧が前記入力
配線に印加したとき、前記配線層下の絶縁膜と接
する半導体基板表面に発生した反転層と前記不純
物領域との接合が最初にブレークダウンを起こ
し、このブレークダウン電圧で入力電圧をクラン
プするようにしたことを特徴とする半導体装置の
入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2481880A JPS56120165A (en) | 1980-02-28 | 1980-02-28 | Protecting device for input of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2481880A JPS56120165A (en) | 1980-02-28 | 1980-02-28 | Protecting device for input of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56120165A JPS56120165A (en) | 1981-09-21 |
| JPH035069B2 true JPH035069B2 (ja) | 1991-01-24 |
Family
ID=12148763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2481880A Granted JPS56120165A (en) | 1980-02-28 | 1980-02-28 | Protecting device for input of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56120165A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5871634A (ja) * | 1981-10-23 | 1983-04-28 | Nissan Motor Co Ltd | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3967295A (en) * | 1975-04-03 | 1976-06-29 | Rca Corporation | Input transient protection for integrated circuit element |
| JPS526470U (ja) * | 1975-06-30 | 1977-01-18 | ||
| JPS5478674A (en) * | 1977-12-05 | 1979-06-22 | Nec Corp | Input protective device for complementary semiconductor device |
-
1980
- 1980-02-28 JP JP2481880A patent/JPS56120165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56120165A (en) | 1981-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| US4086642A (en) | Protective circuit and device for metal-oxide-semiconductor field effect transistor and method for fabricating the device | |
| US3739238A (en) | Semiconductor device with a field effect transistor | |
| US3590340A (en) | Breakdown preventing circuit and an integrated device thereof for a semiconductor device having an insulate gate electrode | |
| JPH0888323A (ja) | 半導体集積回路装置 | |
| US5684323A (en) | Protection circuit for semiconductor device | |
| US4189739A (en) | Semiconductor overload protection structure | |
| US4922316A (en) | Infant protection device | |
| JPH035069B2 (ja) | ||
| JPH0531313B2 (ja) | ||
| EP0083699A2 (en) | Protective circuit for semiconductor devices | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| US5121179A (en) | Higher impedance pull-up and pull-down input protection resistors for MIS transistor integrated circuits | |
| US3624468A (en) | Insulated gate field-effect transistor with opposite-type gate connected region inset in source or drain | |
| JPH07105495B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2676899B2 (ja) | Ｍｏｓ集積回路装置用入力回路保護装置 | |
| JP2920013B2 (ja) | 半導体静電保護回路 | |
| JPS6237550B2 (ja) | ||
| JP3185723B2 (ja) | 半導体装置 | |
| JPS622704B2 (ja) | ||
| JP2821128B2 (ja) | 半導体入力保護装置 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPH02297966A (ja) | 集積回路装置の電界効果トランジスタ保護構造 |