JPS6237550B2 - - Google Patents
Info
- Publication number
- JPS6237550B2 JPS6237550B2 JP53048944A JP4894478A JPS6237550B2 JP S6237550 B2 JPS6237550 B2 JP S6237550B2 JP 53048944 A JP53048944 A JP 53048944A JP 4894478 A JP4894478 A JP 4894478A JP S6237550 B2 JPS6237550 B2 JP S6237550B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- insulating film
- gate
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し特に、絶縁ゲート電
界効果半導体装置におけるゲート絶縁膜の絶縁破
壊を防止するための保護装置に関する。
界効果半導体装置におけるゲート絶縁膜の絶縁破
壊を防止するための保護装置に関する。
近来、高性能の集積回路が要求され絶縁ゲート
電界効果半導体集積回路に関してはゲート絶縁膜
がきわめて薄くなり500Å以下の膜も実用されつ
つあり、保護装置の重要性は大きくなつている。
保護装置の効果的なものとして、第１図に示され
る如く、入力端子１と入力トランジスタ２の間に
拡散抵抗３と、ドレイン耐圧（BVDS）を利用し
て電圧をクランプするために用いられる保護トラ
ンジスタ４が設けられているものがある。保護ト
ランジスタ４の断面を第２図に示す。以下の説明
において半導体基板はＮ型とするがＰ型の場合も
同様に説明できる。
電界効果半導体集積回路に関してはゲート絶縁膜
がきわめて薄くなり500Å以下の膜も実用されつ
つあり、保護装置の重要性は大きくなつている。
保護装置の効果的なものとして、第１図に示され
る如く、入力端子１と入力トランジスタ２の間に
拡散抵抗３と、ドレイン耐圧（BVDS）を利用し
て電圧をクランプするために用いられる保護トラ
ンジスタ４が設けられているものがある。保護ト
ランジスタ４の断面を第２図に示す。以下の説明
において半導体基板はＮ型とするがＰ型の場合も
同様に説明できる。
Ｎ型半導体基板５の表面に入力拡散層となるド
レイン６と基板に接続されるソース７が設けら
れ、両拡散層の間にフイールド絶縁物９よりも薄
いゲート絶縁膜８の上にゲート電極１１が設けら
れ、かつ上記電極１１が基板５に接続されてい
る。図中１０はコンタクト孔である。
レイン６と基板に接続されるソース７が設けら
れ、両拡散層の間にフイールド絶縁物９よりも薄
いゲート絶縁膜８の上にゲート電極１１が設けら
れ、かつ上記電極１１が基板５に接続されてい
る。図中１０はコンタクト孔である。
前述の保護トランジスタ４はクランプ能力が大
きい事から広く用いられているが、次の欠点があ
る。すなわちドレインとゲート、ソースで発生す
るドレイン近傍の強い電界のため、ドレイン近傍
で電子−正孔対が生じ正孔はドレインにひきつけ
られ削減するが基板に流れ出た電子は基板の電位
を局部的に下げ、ソースと基板局部が順方向とな
りドレイン−基板−ソースがＰ−Ｎ−Ｐのトラン
ジスタとなり過大電流が流れ保護トランジスタ４
又はゲート絶縁膜が破壊する事がある。
きい事から広く用いられているが、次の欠点があ
る。すなわちドレインとゲート、ソースで発生す
るドレイン近傍の強い電界のため、ドレイン近傍
で電子−正孔対が生じ正孔はドレインにひきつけ
られ削減するが基板に流れ出た電子は基板の電位
を局部的に下げ、ソースと基板局部が順方向とな
りドレイン−基板−ソースがＰ−Ｎ−Ｐのトラン
ジスタとなり過大電流が流れ保護トランジスタ４
又はゲート絶縁膜が破壊する事がある。
上述の点を改良したものとして、第３図に示さ
れるソース拡散相のないトランジスタすなわち、
ゲートコントロールダイオード１２を用いたもの
がある。ゲートコントロールダイオード１２の断
面は第４図に示される。かかるダイオード１２に
より、Ｐ−Ｎ−Ｐ現象は防止されるが、ドレイン
に過大電圧が印加されて、ブレークダウンしたあ
との電流の抵抗が大きくなり、従つて、ドレイン
のクランプ電圧が高くなつてしまうという欠点が
あつた。
れるソース拡散相のないトランジスタすなわち、
ゲートコントロールダイオード１２を用いたもの
がある。ゲートコントロールダイオード１２の断
面は第４図に示される。かかるダイオード１２に
より、Ｐ−Ｎ−Ｐ現象は防止されるが、ドレイン
に過大電圧が印加されて、ブレークダウンしたあ
との電流の抵抗が大きくなり、従つて、ドレイン
のクランプ電圧が高くなつてしまうという欠点が
あつた。
本発明の目的は上述の欠点を改良した優れたゲ
ート保護機能を有する半導体装置を提供すること
にある。
ート保護機能を有する半導体装置を提供すること
にある。
本発明による半導体装置は、一導電型の半導体
領域に設けられ、入力信号が印加される逆導電型
領域と、一導電型の高濃度領域と、上記逆導電型
領域上の一部から上記高濃度領域上にまで延在さ
れた薄い絶縁膜上に設けられ、一部が高濃度領域
に接続された電極とを含むゲートコントロールダ
イオードを保護素子としたことを特徴とする。
領域に設けられ、入力信号が印加される逆導電型
領域と、一導電型の高濃度領域と、上記逆導電型
領域上の一部から上記高濃度領域上にまで延在さ
れた薄い絶縁膜上に設けられ、一部が高濃度領域
に接続された電極とを含むゲートコントロールダ
イオードを保護素子としたことを特徴とする。
本発明によれば保護されるべきトランジスタの
前段に保護抵抗となるべき、半導体基板と反対の
導電型を有する第一の領域が設けられ、上記第一
の領域の少くとも一部に相対する半導体基板表面
の位置に、基板と同一の導電型を有し、かつ高濃
度の第二の領域を設け、さらに上記第一、第二の
領域の一部を含みその間の基板表面に、フイール
ド絶縁膜よりもうすい絶縁膜が設けられ上記絶縁
膜は導電性電極によつておおわれ、かつこの電極
が第二の領域に接続されている半導体装置が得ら
れる。
前段に保護抵抗となるべき、半導体基板と反対の
導電型を有する第一の領域が設けられ、上記第一
の領域の少くとも一部に相対する半導体基板表面
の位置に、基板と同一の導電型を有し、かつ高濃
度の第二の領域を設け、さらに上記第一、第二の
領域の一部を含みその間の基板表面に、フイール
ド絶縁膜よりもうすい絶縁膜が設けられ上記絶縁
膜は導電性電極によつておおわれ、かつこの電極
が第二の領域に接続されている半導体装置が得ら
れる。
以下に本発明の一実施例を第５図および第６図
を用いて説明する。
を用いて説明する。
第５図に示すように入力信号は端子１に印加さ
れ、この端子１から抵抗３を介して絶縁ゲート型
電界効果トランジスタ２のゲートに入力される。
この抵抗３の所定部に接続されたゲートコントロ
ールダイオード１３を設け、このダイオードのゲ
ート電極下に基板と同一の導電型を有する高濃度
不純物領域を吸収抵抗R1として形成する。すな
わち、第６図のように、Ｎ型半導体基板５にはド
レインとしてのＰ型領域６と、このＰ型領域６の
一部をおおうように設けたゲート絶縁膜８上に延
在されたゲート電極１１によつてゲートコントロ
ールダイオード１３を形成する。このゲート電極
１１にその主要部が重なるようにして設けられた
抵抗R1としてのｎ型の高濃度領域１４が設けら
れ、この領域１４は保護膜９に設けられた開口１
０を介してゲート１１と接続する。不純物領域１
４がある事によりＰ型領域６近傍のブレークダウ
ンにより発生したブレークダウン電流はほとんど
不純物領域１４に吸収され、ブレークダウン抵抗
は小さくでき又Ｐ−Ｎ−Ｐのトランジスタ作用も
防止する事ができる。さらに、電極１１は絶縁膜
８を介してドレイン領域６の一部をオーバーラツ
プしているのでブレークダウン電圧を小さくする
ことができ、保護効果を確実なものとすることが
できる。
れ、この端子１から抵抗３を介して絶縁ゲート型
電界効果トランジスタ２のゲートに入力される。
この抵抗３の所定部に接続されたゲートコントロ
ールダイオード１３を設け、このダイオードのゲ
ート電極下に基板と同一の導電型を有する高濃度
不純物領域を吸収抵抗R1として形成する。すな
わち、第６図のように、Ｎ型半導体基板５にはド
レインとしてのＰ型領域６と、このＰ型領域６の
一部をおおうように設けたゲート絶縁膜８上に延
在されたゲート電極１１によつてゲートコントロ
ールダイオード１３を形成する。このゲート電極
１１にその主要部が重なるようにして設けられた
抵抗R1としてのｎ型の高濃度領域１４が設けら
れ、この領域１４は保護膜９に設けられた開口１
０を介してゲート１１と接続する。不純物領域１
４がある事によりＰ型領域６近傍のブレークダウ
ンにより発生したブレークダウン電流はほとんど
不純物領域１４に吸収され、ブレークダウン抵抗
は小さくでき又Ｐ−Ｎ−Ｐのトランジスタ作用も
防止する事ができる。さらに、電極１１は絶縁膜
８を介してドレイン領域６の一部をオーバーラツ
プしているのでブレークダウン電圧を小さくする
ことができ、保護効果を確実なものとすることが
できる。
以上の説明により本発明による保護装置を用い
れば外部異変電圧に対する半導体装置の破壊強度
を強くできる事がわかる。また本発明は上述の実
施例に限定されるものではなく、他のゲート保護
回路と併用しても良いことも勿論である。
れば外部異変電圧に対する半導体装置の破壊強度
を強くできる事がわかる。また本発明は上述の実
施例に限定されるものではなく、他のゲート保護
回路と併用しても良いことも勿論である。
第１図および第２図は従来の第１の例の半導体
装置を示す回路図、第３図および第４図は、従来
の第２の例の半導体装置を示す回路図および断面
図、第５図および第６図は本発明による第１の実
施例を説明するそれぞれ回路図である。図中の記
号は、以下に示す。 １……入力端子、２……入力トランジスタ、３
……入力保護抵抗、４……保護トランジスタ、５
……半導体基板、６……ドレイン拡散層、７……
ソース拡散層、８……薄い絶縁膜、９……フイー
ルド酸化膜、１０……コンタクト孔、１１……金
属電極、１２……保護ゲートコントロールダイオ
ード１、１３……保護ゲートコントロールダイオ
ード２、１４……基板と同一導電型高濃度不純物
領域。
装置を示す回路図、第３図および第４図は、従来
の第２の例の半導体装置を示す回路図および断面
図、第５図および第６図は本発明による第１の実
施例を説明するそれぞれ回路図である。図中の記
号は、以下に示す。 １……入力端子、２……入力トランジスタ、３
……入力保護抵抗、４……保護トランジスタ、５
……半導体基板、６……ドレイン拡散層、７……
ソース拡散層、８……薄い絶縁膜、９……フイー
ルド酸化膜、１０……コンタクト孔、１１……金
属電極、１２……保護ゲートコントロールダイオ
ード１、１３……保護ゲートコントロールダイオ
ード２、１４……基板と同一導電型高濃度不純物
領域。
Claims (1)
- １ 一導電型の半導体領域に設けられ、入力信号
が印加される逆導電型領域と、一導電型の高濃度
領域と、前記逆電型領域の一部をおおい前記高濃
度領域上にまで延在された薄い絶縁膜と、該薄い
絶縁膜上に設けられ一部が前記逆導電型領域上に
位置し、かつ前記高濃度領域に接続されている電
極とを有する保護素子を含むことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4894478A JPS54140880A (en) | 1978-04-24 | 1978-04-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4894478A JPS54140880A (en) | 1978-04-24 | 1978-04-24 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54140880A JPS54140880A (en) | 1979-11-01 |
| JPS6237550B2 true JPS6237550B2 (ja) | 1987-08-13 |
Family
ID=12817379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4894478A Granted JPS54140880A (en) | 1978-04-24 | 1978-04-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54140880A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474464A (ja) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952467U (ja) * | 1972-08-15 | 1974-05-09 |
-
1978
- 1978-04-24 JP JP4894478A patent/JPS54140880A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54140880A (en) | 1979-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| US4086642A (en) | Protective circuit and device for metal-oxide-semiconductor field effect transistor and method for fabricating the device | |
| US4172260A (en) | Insulated gate field effect transistor with source field shield extending over multiple region channel | |
| JP2638462B2 (ja) | 半導体装置 | |
| US3754171A (en) | An insulated gate type field effect semiconductor device having a breakdown preventing element | |
| US3602782A (en) | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer | |
| US4963970A (en) | Vertical MOSFET device having protector | |
| EP0479504A2 (en) | Thin film transistor | |
| JPH0463546B2 (ja) | ||
| US3748547A (en) | Insulated-gate field effect transistor having gate protection diode | |
| US3363152A (en) | Semiconductor devices with low leakage current across junction | |
| US5227327A (en) | Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits | |
| US4922316A (en) | Infant protection device | |
| JPS6237550B2 (ja) | ||
| JPH0379874B2 (ja) | ||
| GB2183908A (en) | Protective network | |
| JPH0468576A (ja) | 半導体装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPS6015338Y2 (ja) | 半導体装置 | |
| JP3119914B2 (ja) | 半導体装置 | |
| JPH0237112B2 (ja) | ||
| US5432369A (en) | Input/output protection circuit | |
| JPH0563191A (ja) | 半導体装置 | |
| JPH035069B2 (ja) |