JPH0350785A - 混成集積回路装置のパターン形成方法 - Google Patents

混成集積回路装置のパターン形成方法

Info

Publication number
JPH0350785A
JPH0350785A JP1185526A JP18552689A JPH0350785A JP H0350785 A JPH0350785 A JP H0350785A JP 1185526 A JP1185526 A JP 1185526A JP 18552689 A JP18552689 A JP 18552689A JP H0350785 A JPH0350785 A JP H0350785A
Authority
JP
Japan
Prior art keywords
thick film
film electrode
integrated circuit
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1185526A
Other languages
English (en)
Inventor
Shigechika Koga
古賀 茂義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1185526A priority Critical patent/JPH0350785A/ja
Publication of JPH0350785A publication Critical patent/JPH0350785A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、混成集積回路装置のパターン形成方法に関す
るものである。
従来の技術 従来、混成集積回路装置は、第2図a、bに示す様な構
成であった。第2図a、bに於いて、10はアルミナ基
板、11は印刷焼成により形成した厚膜電極である。1
3は保護ガラスで、はんだ付は部分を除く厚膜電極11
及び印刷抵抗体12を覆っている。又、リード端子15
及びチップ部品14を付けるために、はんだ16が用い
られている。
発明が解決しようとする課題 この様な従来の構造では、セラミック基板10に所定の
パターンになるような厚膜電極11と印刷抵抗体12及
びチップ部品14を実装する密度が低下し、厚膜電極本
数及び印刷抵抗体とチップ部品の形状により混成集積回
路装置の形状が決定され、しかも印刷抵抗体の抵抗値安
定化のために保護ガラスを必要としていた。本発明は、
この様な課題を解決することを目的とするものである。
課題を解決するための手段 この目的を達成するために本発明は、印刷抵抗体上に絶
縁層を印刷することにより、さらに厚膜電極を重ねて印
刷焼成するように形成したものである。
作用 この構成により、抵抗値の安定化ができ、しかも実装密
度を大幅に向上させることができる。
実施例 第1図a、bは本発明の一実施例による混成集積回路装
置の要部を示す図で、図に於いて1はアルミナ基板、2
はこのアルミナ基板1の上に所定のパターンとなるよう
に印刷焼成で構成した厚膜電極である。3は両端部が厚
膜電極2と重なり合うように印刷焼成によりアルミナ基
板1上に形成した抵抗体である。4は絶縁層で、厚膜電
極2及び抵抗体3を覆うように形成されている。5は上
部厚膜電極であり、絶縁層4の端部にて厚膜電極2と重
なり接続されている。6は保護ガラスで、はんだ付は部
分を除いて厚膜電極2、絶縁層4及び上゛部厚膜電極5
を覆うようにされている。7は電極部を厚膜電極2には
んだ9により接続することにより実装したチップ部品、
8は外部へのリード引出し部としてのリード端子で所定
の厚膜電極2にはんだ9により接続されている。
このように本実施例に於いては抵抗体3上に絶縁層4を
重ねさらに5の上部厚膜電極印刷焼成の構造としたが、
厚膜電極2を覆うように、4の絶縁層を重ねてさらに5
の上部厚膜電極を印刷焼成し、上部厚膜電極5の上を所
定パターンの保護ガラス6で覆うことにより、上部厚膜
電極5にチップ部品7の電極部をはんだ9により接続、
実装できることは言うまでもない。
発明の効果 以上のように本発明によれば、混成集積回路装置に於け
る厚膜電極及び抵抗体の上に絶縁層を設けることにより
さらに厚膜電極を重ねることができ実装密度が大幅に向
上され、又、抵抗体は絶縁層及び保護ガラスにより保護
されるため、抵抗値の安定性が確保できる。
【図面の簡単な説明】
第1図aは本発明の一実施例による混成集積回路装置の
要部を示す平面図、第1図すは第1図aのA−A’で切
断した断面図、第2図aは従来の混成集積回路の要部を
示す平面図、第〉図すは第2図aのB−B ’で切断し
た断面図である。 1・・・・・・アルミナ基板、2・・・・・・厚膜電極
、3・・・・・・抵抗体、4・・・・・・絶縁層、5・
・・・・・上部厚膜電極、6・・・・・・保護ガラス、
7・・・・・・チップ部品、8・・・・・・リード端子
、9・・・・・・はんだ。

Claims (1)

    【特許請求の範囲】
  1.  厚膜印刷抵抗体上に絶縁層を印刷焼成し、その絶縁層
    上に厚膜電極を形成した混成集積回路装置のパターン形
    成方法。
JP1185526A 1989-07-18 1989-07-18 混成集積回路装置のパターン形成方法 Pending JPH0350785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1185526A JPH0350785A (ja) 1989-07-18 1989-07-18 混成集積回路装置のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1185526A JPH0350785A (ja) 1989-07-18 1989-07-18 混成集積回路装置のパターン形成方法

Publications (1)

Publication Number Publication Date
JPH0350785A true JPH0350785A (ja) 1991-03-05

Family

ID=16172343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1185526A Pending JPH0350785A (ja) 1989-07-18 1989-07-18 混成集積回路装置のパターン形成方法

Country Status (1)

Country Link
JP (1) JPH0350785A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499863A (en) * 1993-05-17 1996-03-19 Toyota Shatai Kabushiki Kaisha Seat back frame
CN112067931A (zh) * 2020-09-16 2020-12-11 中国电子科技集团公司第二十四研究所 厚膜电阻可靠性测试结构及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499863A (en) * 1993-05-17 1996-03-19 Toyota Shatai Kabushiki Kaisha Seat back frame
CN112067931A (zh) * 2020-09-16 2020-12-11 中国电子科技集团公司第二十四研究所 厚膜电阻可靠性测试结构及测试方法

Similar Documents

Publication Publication Date Title
JPS58446U (ja) 混成集積回路装置
US4697204A (en) Leadless chip carrier and process for fabrication of same
JP2646091B2 (ja) 電子部品用基体
JPH0350785A (ja) 混成集積回路装置のパターン形成方法
JPH08316002A (ja) 電子部品及び複合電子部品
JPH10233485A (ja) 複合チップ部品
JPS59119794A (ja) 混成厚膜集積回路
JPS62132396A (ja) チツプ部品の実装方法
JP2003078103A (ja) 回路基板
JPH04290252A (ja) 混成集積回路
JPS6381901A (ja) チツプ抵抗器
JPS5936922Y2 (ja) 混成集積回路装置
JPH0445263Y2 (ja)
JPH11135951A (ja) 多層配線基板
JPS60242694A (ja) 厚膜回路基板
JPS6347248B2 (ja)
JPH0618121B2 (ja) チップ抵抗器
JPH0640562B2 (ja) 混成集積回路装置
JP2568044Y2 (ja) 電子部品
JPS63107101A (ja) 角チツプ形電子部品
JPH02155289A (ja) 混成集積回路装置
JPS59141288A (ja) 混成集積回路装置
JPS6246983B2 (ja)
JPH01108734A (ja) 半導体装置
JPS5879741A (ja) 集積回路装置の接続方法