JPH0350859A - Ｌｏｃ型リードフレームを備えた半導体集積回路装置 - Google Patents

Ｌｏｃ型リードフレームを備えた半導体集積回路装置

Info

Publication number
JPH0350859A
JPH0350859A JP1186600A JP18660089A JPH0350859A JP H0350859 A JPH0350859 A JP H0350859A JP 1186600 A JP1186600 A JP 1186600A JP 18660089 A JP18660089 A JP 18660089A JP H0350859 A JPH0350859 A JP H0350859A
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
type lead
circuit device
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1186600A
Other languages
English (en)
Other versions
JPH088330B2 (ja
Inventor
Hiroshi Ishioka
石岡　浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1186600A priority Critical patent/JPH088330B2/ja
Priority to DE69013254T priority patent/DE69013254T2/de
Priority to EP90113690A priority patent/EP0409173B1/en
Priority to US07/554,652 priority patent/US5089876A/en
Publication of JPH0350859A publication Critical patent/JPH0350859A/ja
Publication of JPH088330B2 publication Critical patent/JPH088330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体ペレット上に固着されたＬＯＧ（Ｌｅａ
ｄ　Ｏｎ　Ｃｈｉｐ）型リードフレームがボンディング
線により半導体ペレットと電気的に接続されるＬＯＣ型
リードフレームを備えた半導体集積回路装置に関する。
口従来の技術］ 第３図（ａ）は従来のＬＯＣ型リードフレームを備えた
半導体集積回路装置を示す平面図、第３図（ｂ）は第３
図（ａ）のＩＩＩ−ＩＩＩ線による断面図である。
従来のＬＯＣ型リードフレームはリード１７と、このリ
ード１７に接続された導体板からなる後続端子１６とを
有している。また、この接続端子１６の半導体ペレット
１１側の面には絶縁膜１４が設けられている。
このＬＯＣ型リードフレームは能動素子等が形成されて
いる半導体ペレット１１の主表面上に接若剤等により固
定される。そして、半導体ペレット１１の主表面の縁部
に設けられている？！！極と接続端子１６とはボンディ
ング線により電気的に接続される。
［発明が解決しようとする課題］ しかしながら、従来のＬＯＣ型リードフレームを備えた
半導体集積回路装置には、以下に示す欠点がある。即ち
、接続端子１６は半導体ペレット１１の能動素子が形成
されている主表面上に絶縁膜１４を介して配置されるた
め、接続端子１６と半導体ペレット１１に形成された内
部回路とが近接する。このため、外部からリード１７に
印加された入力信号等の電圧により接続端子１６の上下
方向に電界が発生すると、この電界が半導体ペレット１
１の内部回路に侵入する。そうすると、半導体ペレット
１１に形成された能動素子は微小な電位の信号により動
作しているため、半導体ペレット１１の内部回路がこの
電界の影響を受け、半導体集積回路装置の動作マージン
が減少したり、又は誤動作を起こす等の不都合が発生す
ることがある。
本発明はかかる問題点に鑑みてなされたものであって、
ＬｏＣ型リードフレームの接続端子から発生する電界を
遮断し、半導体ペレットがこの電界の影響を受けること
を回避できるＬＯＣ型リードフレームを備えた半導体集
積回路装置を提供することを目的とする。
［課題を解決するための手段］ 本発明に係るＬＯＧ型リードフレームを備えた半導体集
積回路装置は、半導体ペレット上に固定されたＬＯＣ型
リードフレームがボンディング線により半導体ペレット
と電気的に接続される半導体集積回路装置において、前
記半導体ペレットの能動素子が形成された表面上に固、
着される絶縁膜と、この絶縁膜上に設けられた導体板と
、この導体板上の所定の領域に他の絶縁膜を介して選択
的に配置された複数個の接続端子と、この接続端子から
側方に導出されたリードとを有することを特徴とする。
［作用コ 本発明においては、半導体ペレットに絶縁膜を介して導
体板が固着される。そして、リードフレームの接続端子
は、他の絶縁膜を挟んで、この導体板上に設けられてい
る。これにより、前記接続端子から発生した電界はこの
導体板により遮断されるため、半導体ペレット中に侵入
することがない。従って、半導体ペレットの内部回路は
所定の特性が維持され、誤動作等の不都合の発生を回避
することができる。
［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図（ａ）は本発明の第１の実施例に係るＬＯＣ型リ
ードフレームを備えた半導体集積回路装置を示す平面図
、第１図（ｂ）は第１図（ａ）のＩ−Ｉ線による断面図
である。
本実施例においては、半導体ペレット１の能動素子が形
成された表面上に第１の絶縁膜３を介して導体板２が接
着固定されている。この導体板２は半導体ペレット１の
前記表面をその縁部を除いて覆う大きさを有する矩形の
ものである。そして、この導体板２上の所定領域には、
第２の絶縁膜４を介して接続端子８が接着固定されてい
る。各接続端子６はリード７と一体になって成形されて
おり、このリード７は半導体ペレット１の側方に導出さ
れている。そして、半導体ペレット１の前記表面には、
導体板２に覆われていない縁部に電極が形成されており
、この電極と接続端子６とはボンディング線により接続
される。
本実施例においては、接続端子６と半導体ペレット１と
の間に導体板２が設けられているため、接続端子６から
発生した電界はこの導体板２により遮断され、半導体ペ
レット１内には侵入しない。
このため、半導体集積回路装置の誤動作及び動作マージ
ンの減少等の不都合を回避することができる。
第２図（ａ）は本発明の第２の実施例に係るＬｏＣ型リ
ードフレームを備えた半導体集積回路装置を示す平面図
、第２図（ｂ）は第２図（ａ）のｎｂ−ｎｂ線による断
面図、第２図（ｃ）は第２図（ａ）のＩＩｃ−ＩＩｃ線
による断面図である。
本実施例が第１の実施例と異なる点はボンディング線の
接続方法が異なることにあり、その他の構造は基本的に
は第１の実施例と同様であるので、第２図（ａ）、（ｂ
）＋　　（ｃ）において第１図（ａ）、（ｂ）と同一物
には同一符号を付してその詳しい説明は省賂する。
本実施例のリードフレームは第１の実施例と同様の構造
をしている。このリードフレームを半導体ペレット１上
に接着した後、ボンディング線５により半導体ペレット
１と接続端子とを接続するが、本実施例においては以下
に示すようにポンディングを行う。
先ず、第２図（ｂ）に示すように、ボンディング線５に
より半導体ペレット１に形成された信号線等の電極と接
続端子６とを接続する。
次に、第２図（Ｃ）に示すように、例えば、電源又は接
地と接続されるべき所定の接続端子６と導体板２とをボ
ンディング線５により接続する。
これにより、導体板２は電源電位又は接地電位になる。
次いで、半導体ペレツト１に設けられた電源又は接地と
接続されるべき電極と導体板２とをボンディング線５に
より接続する。
このように、導体板２を電源又は接地と接続することに
より、半導体ペレットに設けられた電源電極又は接地電
極の接続が容易になる。
［発明の効果コ 以上説明したように本発明によれば、接続端子と半導体
ペレットとの間に導体板が設けられているから、入出力
信号により接続端子から発生する電界がノイズとなって
半導体ペレットの内部回路に局部的に影響を与えること
を防止することができる。また、例えば導体板を電源又
は接地電位の配線として使用することも可能であり、こ
のように使用することにより、半導体ペレットのレイア
ウトの自由度が増大するという効果も奏する。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例に係るＬＯＣ型リ
ードフレームを備えた半導体集積回路装置を示す平面図
、第１図（ｂ）は第１図（ａ）のＩ−Ｉ線による断面図
、第２図（ａ）は本発明の第２の実施例に係るＬＯＣ型
リードフレームを備えた半導体集積回路装置を示す平面
図、第２図（ｂ）は第２図（ａ）のｎｂ−ｎｂ線による
断面図、第２図（ｃ）は第２図（ａ）のＩＩｃ−ＩＩｃ
線による断面図、第３図（ａ）は従来の半導体集積回路
装置用ＬＯＣ型リードフレームを示す平面図、第３図（
ｂ）は第３図（ａ）のＩＩＩ−ＩＩＩ線による断面図で
ある。 １．１１；半導体ペレット、２；導体板、３；第１の絶
縁膜、４；第２の絶縁膜、５；ボンディング線、６，１
６；接続端子、７，１７；リード、１４；絶縁膜

Claims (1)

    【特許請求の範囲】
  1. （１）半導体ペレット上に固定されたＬＯＣ型リードフ
    レームがボンディング線により半導体ペレットと電気的
    に接続される半導体集積回路装置において、前記半導体
    ペレットの能動素子が形成された表面上に固着される絶
    縁膜と、この絶縁膜上に設けられた導体板と、この導体
    板上の所定の領域に他の絶縁膜を介して選択的に配置さ
    れた複数個の接続端子と、この接続端子から側方に導出
    されたリードとを有することを特徴とするＬＯＣ型リー
    ドフレームを備えた半導体集積回路装置。
JP1186600A 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置 Expired - Lifetime JPH088330B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1186600A JPH088330B2 (ja) 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
DE69013254T DE69013254T2 (de) 1989-07-19 1990-07-17 Halbleiter-IC-Bauelement mit verbesserter Interkonnektionsstruktur.
EP90113690A EP0409173B1 (en) 1989-07-19 1990-07-17 Semiconductor ic device having an improved interconnection structure
US07/554,652 US5089876A (en) 1989-07-19 1990-07-19 Semiconductor ic device containing a conductive plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1186600A JPH088330B2 (ja) 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0350859A true JPH0350859A (ja) 1991-03-05
JPH088330B2 JPH088330B2 (ja) 1996-01-29

Family

ID=16191400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1186600A Expired - Lifetime JPH088330B2 (ja) 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置

Country Status (4)

Country Link
US (1) US5089876A (ja)
EP (1) EP0409173B1 (ja)
JP (1) JPH088330B2 (ja)
DE (1) DE69013254T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563135A (ja) * 1991-08-29 1993-03-12 Kawasaki Steel Corp 保護素子付リードフレーム
JPH0541149U (ja) * 1991-10-15 1993-06-01 金星エレクトロン株式会社 半導体パツケージ
JPH05226559A (ja) * 1991-10-11 1993-09-03 Hitachi Cable Ltd 樹脂封止型半導体装置
JP2015517098A (ja) * 2012-03-20 2015-06-18 アレグロ・マイクロシステムズ・エルエルシー 分割リードフレームを有する集積回路パッケージ

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
EP0509065A1 (en) * 1990-08-01 1992-10-21 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5367766A (en) * 1990-08-01 1994-11-29 Staktek Corporation Ultra high density integrated circuit packages method
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
EP0576708A1 (de) * 1992-07-01 1994-01-05 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Leiterrahmen
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
EP0594299A3 (en) * 1992-09-18 1994-11-23 Texas Instruments Inc Multi-layer circuit grid unit and integrated circuit method.
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
JP2856642B2 (ja) * 1993-07-16 1999-02-10 株式会社東芝 半導体装置及びその製造方法
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5545912A (en) * 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
US5945732A (en) 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
DE19835393A1 (de) * 1998-08-05 1999-11-04 Siemens Ag Bauelement mit wenigstens einer integrierten elektronischen Schaltung und Verfahren zur Herstellung des Bauelementes
EP2568496A3 (en) 2011-09-09 2017-12-06 Assa Abloy Ab Method and apparatus for maintaining operational temperature of an integrated circuit
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US10921391B2 (en) 2018-08-06 2021-02-16 Allegro Microsystems, Llc Magnetic field sensor with spacer
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3257588A (en) * 1959-04-27 1966-06-21 Rca Corp Semiconductor device enclosures
US4451845A (en) * 1981-12-22 1984-05-29 Avx Corporation Lead frame device including ceramic encapsulated capacitor and IC chip
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
DE69033280T2 (de) * 1989-06-30 1999-12-30 Texas Instruments Inc., Dallas Anschlussrahmen mit ausgeglichener Kapazität für integrierte Schaltungen
JP6103729B2 (ja) 2015-07-15 2017-03-29 サミー株式会社 弾球遊技機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563135A (ja) * 1991-08-29 1993-03-12 Kawasaki Steel Corp 保護素子付リードフレーム
JPH05226559A (ja) * 1991-10-11 1993-09-03 Hitachi Cable Ltd 樹脂封止型半導体装置
JPH0541149U (ja) * 1991-10-15 1993-06-01 金星エレクトロン株式会社 半導体パツケージ
JP2015517098A (ja) * 2012-03-20 2015-06-18 アレグロ・マイクロシステムズ・エルエルシー 分割リードフレームを有する集積回路パッケージ

Also Published As

Publication number Publication date
EP0409173A2 (en) 1991-01-23
JPH088330B2 (ja) 1996-01-29
US5089876A (en) 1992-02-18
EP0409173A3 (en) 1991-07-24
EP0409173B1 (en) 1994-10-12
DE69013254D1 (de) 1994-11-17
DE69013254T2 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
JPH0350859A (ja) Ｌｏｃ型リードフレームを備えた半導体集積回路装置
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
JPS622628A (ja) 半導体装置
JP2532041B2 (ja) 半導体装置用リ―ドフレ―ム
JPH0521698A (ja) 半導体装置
JP3449099B2 (ja) 半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JPH02105557A (ja) 樹脂封止型半導体装置
JP2500643B2 (ja) 半導体装置
JP3248117B2 (ja) 半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPS62260343A (ja) 半導体装置
JPH05291478A (ja) 樹脂封止型半導体装置
KR20060074829A (ko) 적층형 반도체 장치
JPS61172376A (ja) 半導体装置
JP2963952B2 (ja) 半導体装置
JP2680869B2 (ja) 半導体装置
JPH0637234A (ja) 半導体装置
JPH04120769A (ja) マスタースライス方式集積回路装置用遅延セル
JPH0576783B2 (ja)
JPH0496354A (ja) 半導体集積回路チップとこれの実装方法
EP0430239A1 (en) Resin molded semiconductor device having tab kept at desired electric potential
JP3302810B2 (ja) 半導体装置
JP2919010B2 (ja) 半導体集積回路実装構造
JPH05291485A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14