JPH0351123B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、非常に正確な周波数変調信号を発明
するデジタル装置、及びそのような装置を含むラ
ジオ周波数の装置に関する。

極めて正確な位相変調または周波数変調を有す
る信号を発することがときには必要である。例え
ば、このことは、リニアー周波数変調を有する信
号を用いる高度計又はテレメーターの場合であ
る。

そのような信号を発生する回路は、極めて高品
質の部品を要するような純粋なアナログ技術によ
つて、または米国特許第4160958号に記載の如き
プログラマブル（プログラム自在の）移相器を用
いるデジタル技術によつて、形成されることがで
きる。構成の複雑さは別として、後者の方法は、
アナログ精密素子であり且つ温度及び時間の両方
において高い安定性を要求するとき、その構成が
特に困難であるプログラマブル移相器を用いる主
要な欠点がある。

したがつて、本発明のデジタル装置は、前述の
欠点を避け且つ周波数変調矩形信号を送信するこ
とにある。

本発明のデジタル装置は、セツテイング（設
定）を要しないし、キヤリヤ（搬送波）周波数が
どのようなものであろうとも任意の形状の周波数
変調を極めて正確に発生することを可能にする。

また、その装置は、簡単で、費用がかからず、
信頼性があり、並びに温度及び経年変化からの影
響を受けないという利点を有する。

詳述するならば、本発明によれば、 周期Ｔ（＝１／f_H）のクロツク信号を出力する
クロツクと、 順番ｉ（但し、ｉ＝０〜ｎ）の周期が前記クロツ
クの周期Ｔの自然数N_i倍（但し、１より大きい）
であり、且つパルス幅が前記クロツク信号の周期
Ｔに等しいパルス信号Ｒを発生するプログラマブ
ル分周手段と、 前記パルス信号Ｒを成形して、該パルス信号Ｒ
の（ｎ＋１）周期に（ｎ＋１）半周期が対応する
信号Ｓを発生する成形手段と、 前記プログラマブル分周手段及び前記成形手段
に自然数N_p，…N_i，…N_oを連続的に供給して、
前記プログラマブル分周手段及び前記成形手段を
制御する制御手段とを具備し、所定の法則に従つ
て周波数変調した信号をデジタル的に発生する周
波数変調信号デジタル発生装置において、 前記制御手段は、前記成形手段の再初期化を確
保するように動作し、 周波数変調信号デジタル発生装置は更に、 前記プログラマブル分周手段から供給され且つ
〔jT／Ｍ＋１〕（但し、ｊは０からＭまで変化し、
Ｍは１またはそれ以上の自然数である）だけそれ
ぞれ遅延した信号を供給する（Ｍ＋１）個の出力
を有する遅延手段と、 順番ｉの各計数サイクルのために、前記遅延手
段の前記（Ｍ＋１）個の出力からの出力信号の１
つを選択する選択手段と を含むことを特徴とする周波数変調信号デジタル
発生装置が提供される。

次に本発明を添付図面を参照して説明する。

第１図は、周波数変調信号の発生を可能にする
本発明のデジタル装置のブロルクダイヤグラムを
示す。

所望の信号Ｓは基準クロツク５の周波数_Hの、
プログラマブル回路１における、分周によつて得
れる。分周のランク（順位）は１つの計数サイク
ルから次の計数サイクルに変更されることがで
き、各サイクルが可変継続期間N₀T，N₁T，…
N_iＴ，…N_oＴ、ここでN_i（ｉ＝０…，ｎ）が回路
３によつて供給されるランダムな自然数であり且
つＴ＝１／_H（クロツク信号の期間）であるような パルス信号Ｒを発生することを可能とする。好ま
しい実施例によると、回路１はプログラマブル減
少計数器であり、その作動は以下に述べる。

微小パルス信号Ｒは制御回路３及び回路２に供
給され、回路２は1/2分周器であり、パス信号Ｒ
に1/2に近い成形因数を与える。このようにして
得られる矩形信号Ｓの各半サイクルは可変継続期
間N_pＴ，…N_iＴ…NTを有する。

これが周波数変調信号である。

所望の変調法則と比較した信号Ｓの周波数変調
の精密さは補足回路４によつて任意に改良でき
る。回路４によつて供給される信号はS′と表示さ
れている。ある実施例においては、回路４は分周
器１及び1/2分周器２の間に挿入されることもで
きる。

このことは、回路４の２つの非制限的な好まし
い実施例を与える第６図及び第８図に関連して次
に記載されている。

連続的な分周順位N_p，…N_i，…N_oを制御する
回路３は、外部制御信号S_dを受信したとき装置１
０を始動させ、信信号S_RAZを供給することによつ
て回路１及び２を停止し初期状態に戻し、信号
S_nを供給することによつて回路４を最終的に停
止させる。

デジタル発生装置の動作の原理は第１図及び第
２図に関連して以下に記載する。

第２図は、装置の異なつた点における信号を示
し、装置においては、本発明の非制御限時実施例
にしたがうと、プログラマブル分周器回路１は減
少計数器であり、この減少計数器は、（図示しな
い減算器を介して回路３によつて供給した順位
N_iから）値N_i−１が負荷された後値０が達せら
れるまで各クロツクサイクル毎に１単位だけ減少
を行なう。プログラマブル減少計数器１が値０を
表示すると同時に、それはいわゆるキヤリーオー
バー（けた上げ）パルスＲを供給し、このパルス
は回路３による分周順位の次の値N_i+1の供給を制
御し、N_i+1を減少計数器１に負荷することを制御
する。前述の如く、計数器１は各クロツクサイク
ル毎に１単位だけ減少し、０に達したとき、キヤ
リーオーバーパルスＲを供給する。そして値N_i+2
−１が負荷され、一連の順位N_iが使われて所望
のシーケンスが終るまで、続けられる。

図示しない実施例によると、プログラマブル分
周器１は、値N_M＋１−N_iによつて負荷された後
（ここでN_Mは計数器によつて表示できる。最大値
であり、N_iは回路３によつて供給される分周順
位である）、この値から始めて、値N_Mが達成され
るまで各クロツクサイクル毎に１単位だけ増加を
行なう計数器でもよい。プログラマブル計数器が
値N_Mを表示すると同時に、それがキヤリーオー
バーパルス６Ｒを供給し、そのパルスが回路３３
による次の分周順位N_i+1の供給を制御し、値N_M
＋１＋N_i+1を計数器へ負荷することを制御し、以
下同様なことを行なうものである。

前述の如く、所望のシーケンスが得られた後
に、装置１０の回路の始動，停止，初期状態への
戻しは制御回路３によつて保証される。制御回路
３の２つの非制限実施例が第３図及び第４図に与
えられる。

各サイクルが可変継続期間N_iＴを有する微小
パルスによつて形成したキヤリーオーバー信号Ｒ
が供給される1/2分周器２は信号を供給し、その
信号の半サイクルの各々は可変継続期間N_pＴ，
NIT，…，N_iＴ，…N_oＴを有し、キヤリーオー
バーパルスＲの１期間をカバーする。後者は周波
数変調され、シーケンスN₁…，N_i，…N_oによつ
て決められるその位相法則は所望の信号のものに
極めて近いものである。したがつて、分周順位
N_iの適当な選択によつて、装置１０は任意の周
波数変調形態を発生することができ、最つとも簡
単なものはリニアー変調である。

このようなデジタル装置は連続から10分の数メ
ガヘルツの周波数範囲にわたつて働く。しかしな
がら、周知の手順にしたがつてデジタル装置を位
相ループに挿入することによつて任意のランダム
キヤリヤ周波数に所望の変調を得ることが可能で
ある。そのような位相ループが第１０図に示され
ており、後述する。本発明の装置は位相比較器を
供給する。位相だけが利用されるものであり、信
号の形状は２次的特徴であることに留意すべきで
ある。このように、本発明の目的は、周波数変調
した矩形信号を発生することである。

第３図は、制御回路３の好ましい詳細な実施例
を示す。回路は、１だけ減少されて、第１図のプ
ログラマブル減少計数器１に連続的に負荷されね
ばらない（ｎ＋１）分周順位N_p，…N_i，…N_oを
有するメモリ３２を含む。メモリ３２は、またそ
の内容が完全に走査されたときシークエンス終了
信号S_fの形態でＲ−Ｓフリツプフロツプ３０に伝
達される１ビツトも含んでいる。その第２の入力
においてフリツプフロツプ３０は、メモリ内容の
走査及び装置１０の作動を始動する外部制御信号
S_dを受ける。フリツプフロツプ３０の出力信号
は、プログラマブル減少計数器１、1/2分周器２、
及びメリ３２の内容の走査を制御するアドレス計
数器３１をリセツトする、すなわち初期状態に戻
すためのS_RAZ信号であある。１単位毎のアドレス
計数器３１の増加は、プログラマブル減少計数器
１が値０を表示するとき、その計数器１によつて
伝達された信号Ｒのキヤリーオーバーパルスの到
達によつて始動される。

もしデジタル発生装置１０が1/2分周器２の出
力において得られる信号Ｓの位相法則の正確さを
改良することを可能にする回路４を含むならば、
メモリ３２は回路４を制御するための補足ビツト
を含むものである。この補足ビツトは制御信号
S_nの形状で伝達される。

第４図は、第１図の回路３の他の好ましい実施
例を示す。所望の信号の周波数変化は、２つの連
続する半サイクルの間においてしばしば小さい。
２つの連続する分周順位N_i+1−N_iの間の変化は、
極めて小さく、大きくとも１に等しい。この場
合、第５図を参照して以下に述べるが、第５図は
発生装置１０によつて発生した信号Ｓによつてク
ロツク信号_H及び分周順位N_iから位相例（ｔ）
の理論的信号S_tの接近を示すものであり、認めら
れる位相誤差はΔで表わされている。

１つの計数サイクルから次の計数サイクルへの
分周順位N_i上の１単位の変化を認めることは、
かななりの傾斜の発生を可能にすることを示して
いる。したがつて、制御回路３のメモリが分周順
位のすべての値を含む必要はもはやない。メモリ
は、変調した信号Ｓの初期周波数₀と関連され且
つ関係₀＝_H／2N₀でクロツク周波数に関連された 初期順位N₀並びに前の順位N_i-1に対する各順位
N_i（ｉ＝１，…ｎ）の変化を含むだけで充分であ
る。このように、必要なメモリ容量は第３図の制
御回路の第１実施例のメモリ３２の容量より充分
少ない。

このように、制御回路３が第４図に示されてい
るが、第４図において、参照数字３０及び３１は
第３図にｇ用いられているものと同一であり、す
なわち、始動信号S_d及びシーケンス終了信号S_fを
受信し且つリセツト信号、すなわち初期状態に戻
す信号S_RAZを供給するＲ−Ｓフリツプフロツプ３
０、並びにそのリセツトがフリツプフロツプ３０
の信号S_RAZによつて保証され且つそのクロツク入
力Ｈにおいて信号Ｒの各微小キヤリーオーバーパ
ルス（第１図のプログラマブル分周器１から）の
到達でメモリ３４を制御するアドレス計数器３１
である。

メモリ３４は第３図のメモリ３２の容量だけが
必要であり、ANDゲート３５，３６の系を介し
て計数器３３の増加及び減少に対するパルスａ及
びｂを供給する。

ANDゲート３５または３６は第１入力におい
てビツトａまたはｂを受け且つ第２入力において
第１図のプログラマブル分周器１によつて供給さ
れるキヤリーオーバーパルス信号Ｒを受け、その
プリセツトがＲ−Ｓフツプフロツプ３０の出力信
号S_RAZによつて制御される計数器３３の減少また
は増加を制御する信号を供給する。

２つのビツトａ及びｂはANDゲート３７によ
つて組合されてシーケンス終了信号S_fとなり、こ
の信号はＲ−Ｓフリツプフロツプ３０の入力に加
えられる。

ビツトａ及びｂはそれらの状態の関数として次
の意味を持つ： − ａ＝０及びｂ＝０：N_i＝N_i-1であり、計数器
３３の減少及び増加はない。

− ａ＝０及びｂ＝１：N_i＝N_i-1＋１であり、計
数器３３は１単位だけ増加される。

− ａ＝１及びｂ＝０：N_i＝N_i-1−１であり、計
数器３３は１単位位だけ減少される。

− ａ＝１及びｂ＝１：Ｒ−Ｓフリツプフロツプ
３０がシーケンス終了信号S_fを受けるのでシー
ケンスが止められ、リセツトが起る。

計数器３３は第１図のプログラマブル分周器１
に分周順位N_iを供給する。計数器は、同一の位
相精密さで低いクロツク周波数を用いることを可
能にする第１図の回路４に制御信号S_nを任意に
供給する。

非制限的実施例によると、この制御信号は最少
の有効ビツトで構成されることができ、他のビツ
トがプログラマブル分周器１（第１図）の入力に
加えられる。

信号の発生に対して用いられる時間増分はクロ
ツク期間Ｔ＝１／_Hである。分割順位は、出力信号 Ｓの状態変化が理想的な瞬間±Ｔ／２＝±１／2_Hで生 じるように、決められる。このように発生された
最大位相誤差Δは、 Δ＝2π×Ｔ／２／１／ｆ＝π／_Hに等しい。

ここで、は装置１０によつて発生した信号Ｓ
の周波数である。このように、クツク周波数は所
望の位相の正確さの関数として選ぶことができ
る。

もし、特に正確な周波数変調を得ることが必要
であるならば、第１の解決案は、例えば約100メ
ガヘルツまたはもつと高いクロツク周波数_Hを用
いることがある。しかしながら、そのような周波
数におけるプログラマブル分周は行なうことが特
に困難であり、極くわずかな部品ではこのことを
行なうことはできい。

したがつて、クロツク周波数を減少する一方、
同一の位相精密Δを保持することができること
は利点である。

第６図及び第８図は、第１図の回路４の２つの
非制限時実施例を与え、回路４は、同一の位相の
正確さを保持する一方、そのような回路４がない
とき必要な高いクロツク周波数より低いクロツク
周波数で働くことを可能にする。

回路の異つた点における信号を示す第７図を参
照して後述する第６図の実施例の場合、クロツク
信号は1/2の成形因数を有すると仮定する。1/2分
周器回路２の出力信号Ｓは２つのＤ形フリツプフ
ロツプ４１及び４２の第１入力に供給され、Ｄ形
フリツプフロツプは第２入力において周波数_Hの
クロツク信号を受け取り、それぞれの立上り縁及
び立下り縁で作動する。

Ｄ形フリツプフロツプ４１または４２の出力
SQ₁またはSQ₂は回路３（第４図の計数器３３ま
たは第３図のメモリ３２によつて）によつて供給
される信号S_nによつて制御されるマルチプレク
サー（多重化器）４０の第１または第２入力にそ
れぞれ加えられる。

２つのフリツプフロツプ４１（立上り縁）及び
４２（立下り縁）の作動モードを考慮すると、２
つの出力信号SQ₁及びSQ₂は半クロツク期間だけ
時間変位されている。

信号S_nによつて制御される多重化器４０は各
半期間において信号SQ₁またはSQ₂を選択し、そ
れを出力において供給する。信号S′は、したがつ
てSQ₁またはSQ₂のいずれかに属する半期間によ
つて形成される。その結果、位相の精密さは、同
一のクロツク周波数に対して２倍となる。

第８図は、本発明の装置１０（第１図）によつ
て発生される信号の位相の正確さを改良すること
を可能にする回路４の他の実施例を示す。この回
路の異なつた点で発生した信号は第９図に示され
ており、第９図は後に参照される。

第８図の回路４は、Ｔ／Ｍ＋１で離れた出力段Ｍ （第８図においては３）を有する遅延ラインを用
いている。ここでＴはクロツク信号の期間１／_Hで ある。

1/2分周器２の出力における信号Ｓは遅延ライ
ン４４の入力及び多重化器４３の第１入力に加え
られ、多重化器は（Ｍ＋１）入力を有し、第３図
の回路３（メモリ３２の出力において）または第
４図の回路３（計数器３３の出力において）よつ
て供給される制御信号S_nによつて制御される。

多重化器４３のＭ個の他の入力は遅延ライン４
４のＭ個の出力段によつて供給される信号S₁，…
S_Mが供給される。これらの信号は信号Ｓに比較
してjT／Ｍ＋１だけ順番ｊ（ｊ＝１，…，Ｍ）の段に 対して遅延した信号Ｓに対応する。このことは、
Ｍ＝３として、第９図に示されている。

第６図の実施例の多重化器４０と同様に、多重
化器４３は、信号Ｓ，S₁，…S_j…，S_Mによつてそ
れぞれ供給される（Ｍ＋１）個の入力中で各半期
間において最良の位相精密を得るための最良の信
号を選らぶ。この実施例においては、精密さは比
（Ｍ＋１）だけ改良される。

（Ｍ＋１）が２の倍数であるように遅延ライン
を用いることは利点がある。このように、多重化
器の制御は、回路４が第４図の回路３と組合され
て用いられるとき、第４図の計数器３３によつて
直接なされることである。

第８図の実施例において、回路４は1/2分周器
２の出力信号によつて供給給される。回路４は、
また第１図の装置の図示しない実施例にしたがつ
てプログラマブル減少計数器１及び1/2分割器２
の間に挿入されることもできる。

第８図の回路４は、もし多重化器４３の制御が
出力信号上に干渉を生じさせないように信号が安
定であるときに行なわれるならば、信号Ｓではな
くて、キヤリーオーーバー信号Ｒによつて供給さ
れる。

第１０図は、技術は周知ではあるが、本発明の
デジタル発生装置１０を用いる位相ループの例を
示すものである。前述の如く、発生した信号の周
波数は、デジタル回路に適した周波数範囲、すな
わち連続から10分の数メガヘルツの範囲内であ
る。

第１０図の位相ループはこの信号を任意のラン
ダムなキヤリア周波数と置き換えることを可能に
し、その結果、極めて精密な周波数変調を有する
マイクロ波周波数信号の如き信号を得る。

第１０図の非制限的実施例において、ｆは本発
明のデジタル装置１０によつて供給した信号Ｓ
（もし位相精密回路４がある場合はS′）の周波数
及びＦ１は発振器１１の固定周波数である。周波
数制御式発振器１７の出力における有効信号S_uの
周波数は（F1＋Ｎ，）である。

有効信号S_uは、固定周波数F1における発振器
１１からの出力信号をその第２入力で受けるミキ
サー（混合器）１２に供給される。ミキサー１２
の出力信号はローパスフイルタ１３を通つて周波
数Nを１／Ｎ分周器回路１４に供給する。

位相比較器１５は第１入力において本発明のデ
ジタル装置１０によつて供給される周波数変調信
号ＳまたはS′を受けとり、第２入力において１／
Ｎ分周器１４からの出力信号を受けとる。位相比
較器１５の出力は発振器１７の周波数（F1＋
N）を制御するために制御回路１６によつて用
いられる。

この種の適用において、デジタル装置１０は、
位相比較器としてCMOS回路４０４６の比較器
の如き周波数位相比較器を用いるとき、さらに
簡略化できる。この場合、立上り縁だけが用いら
れる。その結果、２つの縁の信号Ｓを発生する必
要はなく、１つだけが発生されればよい。

その場合、プログラマブル減少計数器１はもは
や半期間を計数せず、発生される信号の完全サイ
クルを代りに計数する。したがつて同一の信号に
対して減少サイクルの数の半分が要求される。そ
の結果、回路３のメモリ容量は1/2でよい。

このように、高性能の装置が記載されてきた
が、その装置は、ランダム周波数変調を有する信
号をデジタル的に発生し、一方ECLの代りに
TTLの如き迅速でない回路の使用を可能にする
クロツク周波数を用いる。本発明はマイクロ波周
波数のレーダーに適用できる。

【図面の簡単な説明】

第１図は、本発明のデジタル装置のブロツクダ
イヤグラムである。第２図はは、第１図の装置の
数個所における信号を示す図である。第３図及び
段第４図は、本発明のデジタル装置の同一部分の
異なつた実施例を示す図である。第５図は、実際
の信号と理想の信号との間の位相誤差を示す図で
ある。第６図及び第８図は、本発明の装置の他の
部分の２つの好ましい実施例を示す図である。第
７図及び第９図は、それぞれ第６図及び第８図の
回路の数個所における信号を示す図である。第１
０図は、位相ループに本発明の回路を用いた図で
ある。 １……プログラマブル回路、２……1/2分周器、
３……制御回路、５……基準クロツク。

Claims (1)

1. 【特許請求の範囲】 １ 周期Ｔ（＝１／f_H）のクロツク信号を出力す
   るクロツク５と、 順番ｉ（但し、ｉ＝０〜ｎ）の周期が前記クロ
   ツクの周期Ｔの自然数N_i倍（但し、１より大き
   い）であり、且つパルス幅が前記クロツク信号の
   周期Ｔに等しいパルス信号Ｒを発生するプログラ
   マブル分周手段１と、 前記パルス信号Ｒを成形して、該パルス信号Ｒ
   の（ｎ＋１）周期に（ｎ＋１）半周期が対応する
   信号Ｓを発生する成形手段２と、 前記プログラマブル分周手段１及び前記成形手
   段２に自然数N₀，…N_i，…N_oを連続的に供給し
   て、前記プログラマブル分周手段１及び前記成形
   手段２を制御する制御手段３とを具備し、所定の
   法則に従つて周波数変調した信号をデジタル的に
   発生する周波数変調信号デジタル発生装置におい
   て、 前記制御手段３は、前記成形手段２の再初期化
   を確保するように動作し、 周波数変調信号デジタル発生装置は更に、 前記プログラマブル分周手段１から供給され且
   つ〔jT／Ｍ＋１〕（但し、ｊは０からＭまで変化
   し、Ｍは１またはそれ以上の自然数である）だけ
   それぞれ遅延した信号を供給する（Ｍ＋１）個の
   出力を有する遅延手段４と、 順番ｉの各計数サイクルのために、前記遅延手
   段４の前記（Ｍ＋１）個の出力からの出力信号の
   １つを選択する選択手段と を含むことを特徴とする周波数変調信号デジタル
   発生装置。 ２ 前記遅延手段は２つのＤ型フリツプフロツプ
   で構成され、その１つは前記クロツク信号の立上
   り縁に応答し、他の１つは前記クロツク信号の立
   下り縁で応答し、前記２つのＤ型フリツプフロツ
   プの入力には、前記プログラマブル分周手段１か
   ら出力されて前記成形手段によつて成形された前
   記信号Ｓが印加され、Ｍが１に等しいことを特徴
   とする請求項１記載の周波数変調信号デジタル発
   生装置。 ３ 前記遅延手段が、入力信号をそれぞれ
   〔jT／Ｍ＋１〕だけ遅延した信号をそれぞれ出力
   する（Ｍ＋１）個の出力を有する遅延ラインによ
   つて構成されていることを特徴とする請求項１記
   載の周波数変調信号デジタル発生装置。 ４ 前記遅延ラインの入力に加えられる信号は、
   前記プログラマブル分周手段１から出力される前
   記パルス信号Ｒであることを特徴とすることを特
   徴とする請求項３記載の周波数変調信号デジタル
   発生装置。 ５ 前記遅延ラインの入力に加えられる信号は、
   前記プログラマブル分周手段１から出力されて前
   記成形手段２によつて成形された前記信号Ｓであ
   ることを特徴とすることを特徴とする請求項３記
   載の周波数変調信号デジタル発生装置。 ６ 前記選択手段が、前記制御手段によつて供給
   される信号S_nによつて制御され且つ（Ｍ＋１）
   個の入力及び１つの出力を有する多重化器である
   ことを特徴とする請求項１〜５のいずれか１項に
   記載の周波数変調信号デジタル発生装置。 ７ 前記プログラマブル分周手段１は、その内容
   が値（N_i−１）から各クロツクサイクルごとに
   １単位づつ減少する減少計数器であり、自然数
   N_iは、各計数サイクルの始めにおいて前記制御
   手段によつて供給され、前記減少計数器の内容が
   ０になつたときが、順番ｉの計数サイクルの終り
   を示し、前記減少計数器は、ｉ番目の計数サイク
   ルのＮ番目で最終のクロツクサイクルに一致する
   幅Ｔのパルスを出力し、そして、値（N_i+1−１）
   が前記制御手段３によつて前記減少計数器に設定
   されることをを特徴とする請求項１記載の周波数
   変調信号デジタル発生装置。 ８ 前記プログラマブル分周手段１は、その内容
   が値（N_M＋１−N_i）から値N_Mに各クロツクサイ
   クルごとに１単位づつ増加するプログラマブル計
   数器であり、前記プログラマブル計数器の内容が
   N_Mになつたときが、順番ｉの計数サイクルの終
   りを示し、前記プログラマブル計数器は、ｉ番目
   の計数サイクルのＮ番目で最終のクロツクサイク
   ルに一致する幅Ｔのパルスを出力し、そして、値
   （N_M＋１−N_i+1）が前記制御手段３によつて前記
   プログラマブル計数器に設定され、自然数N_iは、
   前記制御手段３によつて供給され、N_Mは、前記
   プログラマブル計数器によつて計数できる最大値
   であることを特徴とする請求項１記載の周波数変
   調信号デジタル発生装置。 ９ 前記成形手段２は、（ｎ＋１）半サイクルが
   それぞれ継続期間N₀T，…N_iＴ，…N_oＴを有す
   る信号を出力する1/2分周器回路であることを特
   徴とする請求項１項記載の周波数変調信号デジタ
   ル発生装置。 １０ 前記制御手段３は、 前記プログラマブル分周手段１によつて供給さ
   れる前記パルス信号Ｒのタイミングで増分してア
   ドレスA_i（ｉは０及びｎの間の変化する）を連続
   的に表示するアドレス計数器３１と、 該アドレス計数器３１によつて表示されるアド
   レスA_iに対応する自然数N_i、制御信号S_nを前記
   プログラマブル分周手段１に供給し、且つメモリ
   の内容が読み取されたとき、シーケンス終了信号
   S_iを供給するメモリ回路３２と、 周波数変調信号デジタル発生装置を始動する外
   部信号S_dを第１入力に受け、且つ前記メモリ回路
   ３２から供給される前記シーケンス終了信号S_iを
   第２入力に受けて、前記プログラマブル分周手段
   １及び前記成形手段２を再初期化し前記アドレス
   計数器３１をリセツトする信号S_RAZをその出力Ｑ
   から供給するＲ−Ｓフリツプフロツプと、 を有することを特徴とする請求項１記載の周波数
   変調信号デジタル発生装置。 １１ 前記メモリ回路は、（ｎ＋１）個のアドレ
   スA_p…，A_oによつてアドレス可能なリードオン
   リーメモリーであり、前記（ｎ＋１）個のアドレ
   スの各々にそれぞれ自然数N_p，…N_oが対応し、
   前記アドレスA_oは、対応する自然数N_oに加えて、
   前記シーケンス終了信号S_f及び前記制御信号S_nを
   それぞれ構成する第１及び第２ビツトを含んでい
   ることを特徴とする請求項１０記載の周波数変調
   信号デジタル発生装置。 １２ 前記メモリ回路は、 前記Ｒ−Ｓフリツプフロツプ３０の出力Ｑから
   供給される前記信号S_RAZによつて、アドレスA_pに
   対応する初期値N_pにプリセツトされ、増加入力
   及び減少入力を有し、且つ前記アドレス計数器に
   よつて表示したアドレスA_iに対応する値N_iを供
   給するようなアツプダウン計数器３３と、 前記アドレス計数器３１によつてアドレス可能
   であり且つ各アドレスA_iに対して一対のビツト
   a_i，b_i（但し、ｉ＝０〜ｎ）を供給するリードオン
   リーメモリと を含み、前記一対のビツトは、第１ロジツク組合
   せ手段３５，３６によつて前記パルス信号Ｒと組
   合された後、前記アツプダウン計数器３３の前記
   減少入力と前記増加入力にそれぞれ印加され、前
   記アツプダウン計数器３３は１単位減少または増
   加しまたは前記アドレス計数器によつて予め表示
   したアドレスに対応する値（N_i-1を保持し、更
   に、前記一対のビツトa_i，b_iは第２ロジツク組合
   せ手段によつて組合されて、前記Ｒ−Ｓフリツプ
   フロツプの第２入力に加えられる信号S_fを形成
   し、前記リードオンリーメモリの読み取りの終了
   を表示することを特徴とする請求項１０記載の周
   波数変調信号デジタル発生装置。 １３ 前記アツプダウン計数器３３は、供給され
   た値N_iの最小有効ビツトによつて形成した制御
   信号S_nを供給することを特徴とする請求項１２
   記載の周波数変調信号デジタル発生装置。 １４ 周期Ｔ（＝１／f_H）のクロツク信号を出力
   するクロツク５と、 順番ｉ（但し、ｉ＝０〜ｎ）の周期が前記クロ
   ツクの周期Ｔの自然数N_i倍（但し、１より大き
   い）であり、且つパルス幅が前記クロツク信号の
   周期Ｔに等しいパルス信号Ｒを発生するプログラ
   マブル分周手段１と、 前記パルス信号Ｒを成形して、該パルス信号Ｒ
   の（ｎ＋１）周期に（ｎ＋１）半周期が対応する
   信号Ｓを発生する成形手段２と、 前記プログラマブル分周手段１及び前記成形手
   段２に自然数N_p，…N_i，…N_oを連続的に供給し
   て、前記プログラマブル分周手段１及び前記成形
   手段２を制御すると共に、前記成形手段２の再初
   期化を確保するように動作する制御手段３と、 前記プログラマブル分周手段１から供給され且
   つ〔jT／Ｍ＋１〕〔但し、ｊは０からＭまで変化
   し、Ｍは１またはそれ以上の自然数である）だけ
   それぞれ遅延した信号を供給する（Ｍ＋１）個の
   出力を有する遅延手段４と、 順番ｉの各計数サイクルのために、前記遅延手
   段４の前記（Ｍ＋１）個の出力からの出力信号の
   １つを選択する選択手段と、 を含み、変調周波数の信号をデジタル的に発生
   する周波数変調信号デジタル発生装置１０を具備
   するラジオ周波数装置において、 固定周波数F1の第１の第１発振器１１と、 制御自在な周波数F2の第２発振器１７と、前
   記第１発振器１１と前記第２発振器１７とからの
   前記周波数F1及びF2の信号を２つの入力にそれ
   ぞれ受けて、ローパスフイルタ１３及び１／Ｎ分
   周器回路（但し、Ｎは正の整数）を介して周波数
   （F2−F1）／Ｎの信号を出力する混合器１３と 前記周波数（F2−F1）／Ｎの信号を第１の入
   力に受け、前記周波数変調信号デジタル発生装置
   １０から出力される前記変調周波数の信号を第
   ２入力に受けて、前記第２発振器の周波数F2を
   （F1＋Nf）に等しくするように前記第２発振器の
   周波数F2を制御する信号を供給する位相比較器
   １５と、 を具備することを特徴とするラジオ周波数装置。 １５ 前記位相比較器１５は、立上り縁または立
   下り縁で作動する周波数−位相比較器であり、前
   記周波数変調信号デジタル発生装置が前記信号Ｓ
   の完全周期のみを供給することを特徴とする請求
   項１４記載のラジオ周波数装置。