JPH0351764A - 速度・加速度検出装置 - Google Patents
速度・加速度検出装置Info
- Publication number
- JPH0351764A JPH0351764A JP1186395A JP18639589A JPH0351764A JP H0351764 A JPH0351764 A JP H0351764A JP 1186395 A JP1186395 A JP 1186395A JP 18639589 A JP18639589 A JP 18639589A JP H0351764 A JPH0351764 A JP H0351764A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- encoder
- pulse
- signal
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は位置検出器としてエンコーダを用いた装置の速
度および加速度をディジタル的に検出する装置に関する
ものである。
度および加速度をディジタル的に検出する装置に関する
ものである。
従来の技術
近年、マイクロコンピュータの演算速度が高速化され、
高性能化されるにしたがい、モータなどのアクチュエー
タの制御に従来のアナログ回路に変わってマイクロコン
ピュータが多用されるようになってきており、位置、速
度、加速度の制御ループを全てマイクロコンピュータで
演算処理することも行われてきている。モータの速度お
よび加速度を検出する方法としては第６図に示すような
回路構成でモータの回転位置を検出して速度と加速度を
求める方法がある。第６図において１はモータ、２はモ
ータ１に接続されＡ相、Ｂ相の２相のパルス信号を出力
するエンコーダ、３は速度および加速度の計算を行う演
算手段、３１はＣＰＵ、３２はプログラムメモリ、３３
はデータメモリ、４はサンプリングタイマ、７はエンコ
ーダ２からのパルスをカウントするカウンタである。
高性能化されるにしたがい、モータなどのアクチュエー
タの制御に従来のアナログ回路に変わってマイクロコン
ピュータが多用されるようになってきており、位置、速
度、加速度の制御ループを全てマイクロコンピュータで
演算処理することも行われてきている。モータの速度お
よび加速度を検出する方法としては第６図に示すような
回路構成でモータの回転位置を検出して速度と加速度を
求める方法がある。第６図において１はモータ、２はモ
ータ１に接続されＡ相、Ｂ相の２相のパルス信号を出力
するエンコーダ、３は速度および加速度の計算を行う演
算手段、３１はＣＰＵ、３２はプログラムメモリ、３３
はデータメモリ、４はサンプリングタイマ、７はエンコ
ーダ２からのパルスをカウントするカウンタである。
以上のように構成されたモータの速度および加速度検出
装置について以下その動作を説明する。
装置について以下その動作を説明する。
まず、第６図においてモータ１が回転している場合には
モータ１に接続されたエンコーダ２から連続的にパルス
が発生しており、このエンコーダ２のパルスの立ち上が
りの時点で位置カウンタ７がカウントアツプまたはカウ
ントダウンする。いま、サンプリングタイマ４から一定
の時間間隔ＴＳでサンプリングパルスを発生させＣＰＵ
３１に割り込み信号ＩＮＴを入れる。ＣＰＵ３１は割り
込み信号ＩＮＴを受けとるとあらがしめ記憶されている
処理手順をプログラムメモリ３２から読み取り実行する
。まず、位置カウンタ７の値を読み取り、速度の計算を
以下の計算式で行う。
モータ１に接続されたエンコーダ２から連続的にパルス
が発生しており、このエンコーダ２のパルスの立ち上が
りの時点で位置カウンタ７がカウントアツプまたはカウ
ントダウンする。いま、サンプリングタイマ４から一定
の時間間隔ＴＳでサンプリングパルスを発生させＣＰＵ
３１に割り込み信号ＩＮＴを入れる。ＣＰＵ３１は割り
込み信号ＩＮＴを受けとるとあらがしめ記憶されている
処理手順をプログラムメモリ３２から読み取り実行する
。まず、位置カウンタ７の値を読み取り、速度の計算を
以下の計算式で行う。
今回サンプリング時の位置カウンタの値をＰｎ、前回サ
ンプリング時の位置カウンタの値をＰｍ、比例定数をに
１とすると今回サンプリング時の速度Ｖｎは Ｖ ｎ ＝Ｋ １ （Ｐ ｎ−Ｐｍ）÷Ｔｓさ、らに加
速度の計算を以下の計算式で行う。
ンプリング時の位置カウンタの値をＰｍ、比例定数をに
１とすると今回サンプリング時の速度Ｖｎは Ｖ ｎ ＝Ｋ １ （Ｐ ｎ−Ｐｍ）÷Ｔｓさ、らに加
速度の計算を以下の計算式で行う。
前回サンプリング時に計算した速度をＶｍ、比例定数を
に２とすると加速度Ａｎは Ａｎ＝に２ （Ｖｎ−Ｖｍ）＋Ｔｓ そしてこの速度と加速度の情報を用いてモータ１の制御
装置は速度、加速度を制御する。
に２とすると加速度Ａｎは Ａｎ＝に２ （Ｖｎ−Ｖｍ）＋Ｔｓ そしてこの速度と加速度の情報を用いてモータ１の制御
装置は速度、加速度を制御する。
発明が解決しようとする課題
しかしながら上記のような速度検出方法を用いた装置で
は検出した速度はサンプリング時間内の平均速度であり
サンプリング時の速度となっていない。したがって検出
した速度の情報を用いて速度制御をおこなうと速度の、
ＩＩＪａ性が悪くなるという問題点を有していた。また
上記のような加速度検出方法を用いた装置では高速応答
が要求される加速度制御の加速度検出が位置の２階差分
を行うため前前回のサンプリング時の位置の情報をもと
にしており、得られた加速度の情報の誤差が太き（加速
度制御を行う場合には制御性が悪くなるという問題点を
有していた。
は検出した速度はサンプリング時間内の平均速度であり
サンプリング時の速度となっていない。したがって検出
した速度の情報を用いて速度制御をおこなうと速度の、
ＩＩＪａ性が悪くなるという問題点を有していた。また
上記のような加速度検出方法を用いた装置では高速応答
が要求される加速度制御の加速度検出が位置の２階差分
を行うため前前回のサンプリング時の位置の情報をもと
にしており、得られた加速度の情報の誤差が太き（加速
度制御を行う場合には制御性が悪くなるという問題点を
有していた。
本発明は上記問題点に鑑み、速度および加速度の検出を
速く行い速度および加速度制御の性能を高めようとする
ものである。
速く行い速度および加速度制御の性能を高めようとする
ものである。
課題を解決するための手段
本発明の速度検出装置は上記問題点を解決するためにモ
ータの回転量に比例して多相信号のパルスを発生するエ
ンコーダと、エンコーダからの多相信号と多相信号を反
転したすべてのパルスの周期を測定する周期測定手段と
、エンコーダからの多相信号と多相信号を反転したパル
スの発生する順序からモータの回転方向を検出しエンコ
ーダの１パルスあたりのモータの回転量を周期測定手段
により測定された最も時間遅れの少ないエンコーダから
のパルスの周期で除算した値とにより速度を計算する演
算手段とから速度を検出しており、サンプリングした時
点での速度が時間遅れが少なくて求められ、速度の情報
として誤差が少な（なり、速度制御性能を高めることが
できる。
ータの回転量に比例して多相信号のパルスを発生するエ
ンコーダと、エンコーダからの多相信号と多相信号を反
転したすべてのパルスの周期を測定する周期測定手段と
、エンコーダからの多相信号と多相信号を反転したパル
スの発生する順序からモータの回転方向を検出しエンコ
ーダの１パルスあたりのモータの回転量を周期測定手段
により測定された最も時間遅れの少ないエンコーダから
のパルスの周期で除算した値とにより速度を計算する演
算手段とから速度を検出しており、サンプリングした時
点での速度が時間遅れが少なくて求められ、速度の情報
として誤差が少な（なり、速度制御性能を高めることが
できる。
また、本発明の加速度検出方法は上記問題点を解決する
ためにモータの回転量に比例して多相信号のパルスを発
生するエンコーダと、エンコーダからの多相信号と多相
信号を反転したすべてのパルスの周期を測定する周期測
定手段と、エンコーダからの多相信号と多相信号を反転
したパルスの発生する順序からモータの回転方向を検出
しエンコーダの１パルスあたりのモータの回転量を周期
測定手段により測定された最も時間遅れの少ない複数の
エンコーダからのパルスの周期で除算した値とにより複
数の速度を計算しその速度差を時間差で除算して加速度
を計算する演算手段とから加速度を検出しており、サン
プリングした時点での加速度が時間遅れが少な（求めら
れ加速度の情報として誤差が少なくなり、加速度制御性
能を高めることができる。
ためにモータの回転量に比例して多相信号のパルスを発
生するエンコーダと、エンコーダからの多相信号と多相
信号を反転したすべてのパルスの周期を測定する周期測
定手段と、エンコーダからの多相信号と多相信号を反転
したパルスの発生する順序からモータの回転方向を検出
しエンコーダの１パルスあたりのモータの回転量を周期
測定手段により測定された最も時間遅れの少ない複数の
エンコーダからのパルスの周期で除算した値とにより複
数の速度を計算しその速度差を時間差で除算して加速度
を計算する演算手段とから加速度を検出しており、サン
プリングした時点での加速度が時間遅れが少な（求めら
れ加速度の情報として誤差が少なくなり、加速度制御性
能を高めることができる。
作 用
本発明の速度検出方法の作用はエンコーダからの多相の
信号とその信号を反転した信号のパルスの発生順序から
モータの回転方向を検出し、さらにすべてのパルスの周
期を測定し速度の計算を行うときに１パルス当りのモー
タの回転量を最も時間遅れの少ない信号のパルスの周期
で除算することにより速度の大きさを計算して速度を求
めているので、サンプリングした時点での速度が時間遅
れが少な（て求められ速度の情報として誤差が少なくな
り、速度制御性能を高めることができる。
信号とその信号を反転した信号のパルスの発生順序から
モータの回転方向を検出し、さらにすべてのパルスの周
期を測定し速度の計算を行うときに１パルス当りのモー
タの回転量を最も時間遅れの少ない信号のパルスの周期
で除算することにより速度の大きさを計算して速度を求
めているので、サンプリングした時点での速度が時間遅
れが少な（て求められ速度の情報として誤差が少なくな
り、速度制御性能を高めることができる。
また、本発明の加速度検出方法の作用はエンコーダから
の多相の信号とその信号を反転した信号のパルスの発生
順序からモータの回転方向を検出し、さらにすべてのパ
ルスの周期を測定し速度の計算を行うときに１パルス当
りのモータの回転量を最も時間遅れの少ない複数の信号
のパルスの周期で除算して複数の速度の大きさを計算し
、さらにその複数の速度の速度差を時間差で除算して加
速度を求めているので、サンプリングした時点での加速
度が時間遅れが少なく求められ加速度の情報として誤差
が少なくなり、加速度制御性能を高めることができる。
の多相の信号とその信号を反転した信号のパルスの発生
順序からモータの回転方向を検出し、さらにすべてのパ
ルスの周期を測定し速度の計算を行うときに１パルス当
りのモータの回転量を最も時間遅れの少ない複数の信号
のパルスの周期で除算して複数の速度の大きさを計算し
、さらにその複数の速度の速度差を時間差で除算して加
速度を求めているので、サンプリングした時点での加速
度が時間遅れが少なく求められ加速度の情報として誤差
が少なくなり、加速度制御性能を高めることができる。
実施例
以下、本発明の速度および加速度の検出装置の一実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
第１図は本発明の速度および加速度検出装置の構成図、
第２図は第１図の周期測定手段の回路構成図である。第
１図において１はモータ、２はモータ１に接続されＡ相
、Ｂ相の２相のパルス信号を出力するエンコーダ、３は
速度および加速度の計算を行う演算手段、３１はＣＰＵ
、３２はプログラムメモリ、３３はデータメモリ、４は
サンプリングタイマ、５はパルスの周期測定手段である
。
第２図は第１図の周期測定手段の回路構成図である。第
１図において１はモータ、２はモータ１に接続されＡ相
、Ｂ相の２相のパルス信号を出力するエンコーダ、３は
速度および加速度の計算を行う演算手段、３１はＣＰＵ
、３２はプログラムメモリ、３３はデータメモリ、４は
サンプリングタイマ、５はパルスの周期測定手段である
。
また、第２図において５０は発振回路、５１は時間カウ
ンタ、５２．５３．５４．５５．５６．５７．５８．５
９はエンコーダのパルス信号でラッチされるラッチ回路
、６０．６１．６２．６３．６４．６５．６６．６７は
ＣＰＵ３１によりラッチされるラッチ回路である。
ンタ、５２．５３．５４．５５．５６．５７．５８．５
９はエンコーダのパルス信号でラッチされるラッチ回路
、６０．６１．６２．６３．６４．６５．６６．６７は
ＣＰＵ３１によりラッチされるラッチ回路である。
まず第２図の周期測定手段から説明を行う。第２図にお
いて発振回路５０は時間を測定するため一定の周波数の
パルスを発生している。たとえば発信周波数が１０ＭＨ
ｚであるとすれば１パルスは１００ｎｓｅｃとなる。時
間カウンタ５１は発振回路５０より出力されるパルスを
常にカウントしている。モータ１が回転している場合に
はモータ１に接続されたエンコーダ２から連続的にＡ相
、Ｂ相の２相のパルスが発生しており、Ａ相パルスの立
ち上がりの時点でラッチ回路５２は時間カウンタ５１の
データを、ラッチ回路５３はラッチ回路５２のデータを
それぞれラッチする。同様にＡ相信号を反転したパルス
の立ち上がりの時点でラッチ回路５４は時間カウンタ５
１のデータを、ラッチ回路５５はラッチ回路５４のデー
タをそれぞれラッチする。Ｂ相信号およびＢ相信号を反
転した信号の立ち上がりの時点でラッチする場合も同様
である。したがってこれらのラッチ回路はＡ相、Ｂ相信
号が変化するごとにデータは更新される。Ａ相信号のパ
ルスの周期はラッチ回路５２のデータからラッチ回路５
３のデータを減算すれば求められる。Ａ相反転信号のパ
ルスの周期は同様にラッチ回路５４のデータからラッチ
回路５５のデータを減算すれば求められる。Ｂ相および
Ｂ相反転信号の場合も同様である。ラッチ回路６０．６
１．６２．６３．６４．６５．６６．６７はＣＰＵ３１
がデータを読み取るときにデータをラッチするためのも
のでありラッチ信号はＣＰＵ３１で制御している。セレ
クト信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、
Ｓ８はＣＰＵ３１がラッチ回路６０．６１．６２．６３
．６４．６５．６６．６７のデータを読み取るときに１
つずつ選択するための信号である。次に第１図と第２図
と第４図のフローチャートを用いて動作を説明する。
いて発振回路５０は時間を測定するため一定の周波数の
パルスを発生している。たとえば発信周波数が１０ＭＨ
ｚであるとすれば１パルスは１００ｎｓｅｃとなる。時
間カウンタ５１は発振回路５０より出力されるパルスを
常にカウントしている。モータ１が回転している場合に
はモータ１に接続されたエンコーダ２から連続的にＡ相
、Ｂ相の２相のパルスが発生しており、Ａ相パルスの立
ち上がりの時点でラッチ回路５２は時間カウンタ５１の
データを、ラッチ回路５３はラッチ回路５２のデータを
それぞれラッチする。同様にＡ相信号を反転したパルス
の立ち上がりの時点でラッチ回路５４は時間カウンタ５
１のデータを、ラッチ回路５５はラッチ回路５４のデー
タをそれぞれラッチする。Ｂ相信号およびＢ相信号を反
転した信号の立ち上がりの時点でラッチする場合も同様
である。したがってこれらのラッチ回路はＡ相、Ｂ相信
号が変化するごとにデータは更新される。Ａ相信号のパ
ルスの周期はラッチ回路５２のデータからラッチ回路５
３のデータを減算すれば求められる。Ａ相反転信号のパ
ルスの周期は同様にラッチ回路５４のデータからラッチ
回路５５のデータを減算すれば求められる。Ｂ相および
Ｂ相反転信号の場合も同様である。ラッチ回路６０．６
１．６２．６３．６４．６５．６６．６７はＣＰＵ３１
がデータを読み取るときにデータをラッチするためのも
のでありラッチ信号はＣＰＵ３１で制御している。セレ
クト信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、
Ｓ８はＣＰＵ３１がラッチ回路６０．６１．６２．６３
．６４．６５．６６．６７のデータを読み取るときに１
つずつ選択するための信号である。次に第１図と第２図
と第４図のフローチャートを用いて動作を説明する。
第１図でサンプリングタイマ５から任意のあるいは一定
時間でＣＰＵ３１に割り込みをいれて速度加速度を検出
する。ＣＰＵ３１ではあらかじめブログラムメモリに記
憶している割り込み処理プログラムを実行して速度の計
算をする。まず、ラッチ信号を送りラッチ回路５２．５
３．５４．５５．５６．５７．５８．５９のデータをラ
ッチ回路６１．６０．６３．６２．６５．６４．６７．
６６にラッチする。そしてセレクト信号を送り順番にラ
ッチ回路６０．６１．６２．６３．６４．６５．６６．
６７のデータを読み取りデータメモＩＪ ３３に格納す
る。そして回転方向と速度の大きさを演算処理する。デ
ータメモリに格納したラッチ回路６０．６１，６２．６
３．６４．６５．６６．６７のデータをＤ６０、Ｄ６１
．Ｄ６２、Ｄ６３、Ｄ６４、Ｄ６５、Ｄ６６、Ｄ６７と
する。
時間でＣＰＵ３１に割り込みをいれて速度加速度を検出
する。ＣＰＵ３１ではあらかじめブログラムメモリに記
憶している割り込み処理プログラムを実行して速度の計
算をする。まず、ラッチ信号を送りラッチ回路５２．５
３．５４．５５．５６．５７．５８．５９のデータをラ
ッチ回路６１．６０．６３．６２．６５．６４．６７．
６６にラッチする。そしてセレクト信号を送り順番にラ
ッチ回路６０．６１．６２．６３．６４．６５．６６．
６７のデータを読み取りデータメモＩＪ ３３に格納す
る。そして回転方向と速度の大きさを演算処理する。デ
ータメモリに格納したラッチ回路６０．６１，６２．６
３．６４．６５．６６．６７のデータをＤ６０、Ｄ６１
．Ｄ６２、Ｄ６３、Ｄ６４、Ｄ６５、Ｄ６６、Ｄ６７と
する。
まずどの信号が最も遅く入力されたかを判断するためＤ
６１、Ｄ６３、Ｄ６５、Ｄ６７のうちの最も大きなデー
タを選択する。たとえばいま、Ｄ６５が最も大きな値で
あったとするとＡ相信号がＢ相信号よりも進相である場
合を正転とするならばＤ６３＜Ｄ６７＜Ｄ６１＜Ｄ６５ の場合には正転であり、 Ｄ６５＞Ｄ６３＞Ｄ８７＞Ｄ６１ の場合には反転していることになる。そして速度Ｖｎの
大きさはエンコーダの１パルス当りの回転量をＰとする
と、 Ｖｎ＝Ｐ＋ （Ｄ６５−Ｄ６４） で求めることができる。いま説明のためにＤ６５が最も
大きなデータであるとしたがＤ６１、Ｄ６３、Ｄ６７の
いずれかが最も大きなデータであっても同様の手順で速
度を計算することができる。以上のように本実施例によ
ればモータに接続されたエンコーダからのＡ相、Ｂ相の
２相の信号とその信号を反転した信号のパルスの発生順
序から回転方向を検出し、さらに１パルス当りの回転量
を最も遅れて入力されたパルスの周期で除算することに
より速度の大きさを計算して速度を求めているので、サ
ンプリングした時点での速度が時間遅れが少な（て求め
られ速度の情報として誤差が少なくなり、速度制御性能
を高めることができる。
６１、Ｄ６３、Ｄ６５、Ｄ６７のうちの最も大きなデー
タを選択する。たとえばいま、Ｄ６５が最も大きな値で
あったとするとＡ相信号がＢ相信号よりも進相である場
合を正転とするならばＤ６３＜Ｄ６７＜Ｄ６１＜Ｄ６５ の場合には正転であり、 Ｄ６５＞Ｄ６３＞Ｄ８７＞Ｄ６１ の場合には反転していることになる。そして速度Ｖｎの
大きさはエンコーダの１パルス当りの回転量をＰとする
と、 Ｖｎ＝Ｐ＋ （Ｄ６５−Ｄ６４） で求めることができる。いま説明のためにＤ６５が最も
大きなデータであるとしたがＤ６１、Ｄ６３、Ｄ６７の
いずれかが最も大きなデータであっても同様の手順で速
度を計算することができる。以上のように本実施例によ
ればモータに接続されたエンコーダからのＡ相、Ｂ相の
２相の信号とその信号を反転した信号のパルスの発生順
序から回転方向を検出し、さらに１パルス当りの回転量
を最も遅れて入力されたパルスの周期で除算することに
より速度の大きさを計算して速度を求めているので、サ
ンプリングした時点での速度が時間遅れが少な（て求め
られ速度の情報として誤差が少なくなり、速度制御性能
を高めることができる。
また本発明の加速度の検出装置は上記の速度の検出装置
と同じようにして速度を求めるわけであるが、Ｄ６１、
Ｄ６３、Ｄ６５、Ｄ６７のうちの最も大きなデータだけ
ではなく２番目に大きなデータも求める。第５図に加速
度検出のフローチャートを示す。エンコーダの多相信号
の位相関係とサンプリングタイマからの割り込みのタイ
ミングを第３図に示す。ａ点がサンプリングタイマ４か
ら割り込みが入っていると最も大きなデータはＤ６５で
、２番目に大きなデータはＤ６３であるので、最も遅れ
て入力されたパルスの周期から求められる速度Ｖｎは Ｖｎ＝Ｐ÷（Ｄ６５−Ｄ６４） またそれよりも１つ前に入力されたパルスの周期から求
められる速度Ｖｍは Ｖｍ＝Ｐ＋ （Ｄ６３−Ｄ６２） 平均速度Ｖｍから平均速度Ｖｎに達するまでの時間Ｔｎ
は Ｔｎ＝ （Ｄ６５＋Ｄ６４）＝２ − （Ｄ６３＋Ｄ６２）÷２ したがって加速度はＡｎ Ａｎ＝ （Ｖｎ−Ｖｍ） ÷Ｔｎ で求めることができる。
と同じようにして速度を求めるわけであるが、Ｄ６１、
Ｄ６３、Ｄ６５、Ｄ６７のうちの最も大きなデータだけ
ではなく２番目に大きなデータも求める。第５図に加速
度検出のフローチャートを示す。エンコーダの多相信号
の位相関係とサンプリングタイマからの割り込みのタイ
ミングを第３図に示す。ａ点がサンプリングタイマ４か
ら割り込みが入っていると最も大きなデータはＤ６５で
、２番目に大きなデータはＤ６３であるので、最も遅れ
て入力されたパルスの周期から求められる速度Ｖｎは Ｖｎ＝Ｐ÷（Ｄ６５−Ｄ６４） またそれよりも１つ前に入力されたパルスの周期から求
められる速度Ｖｍは Ｖｍ＝Ｐ＋ （Ｄ６３−Ｄ６２） 平均速度Ｖｍから平均速度Ｖｎに達するまでの時間Ｔｎ
は Ｔｎ＝ （Ｄ６５＋Ｄ６４）＝２ − （Ｄ６３＋Ｄ６２）÷２ したがって加速度はＡｎ Ａｎ＝ （Ｖｎ−Ｖｍ） ÷Ｔｎ で求めることができる。
いま、説明のために最も大きなデータが０６５で、２番
目に大きなデータがＤ６３としたが、他の場合でも同様
である。
目に大きなデータがＤ６３としたが、他の場合でも同様
である。
以上のように本実施例によればモータに接続されたエン
コーダからのＡ相、Ｂ相の２相の信号とその信号を反転
した信号のパルスの発生順序から回転方向を検出し、さ
らに１パルス当りの回転量を最も遅れて入力されたパル
スの周期、および１つ前に入力されたパルスの周期で除
算することにより速度の大きさを計算して２つの速度を
求め、この２つの速度差を時間差で除算して加速度を求
めているので、サンプリングした時点での加速度が時間
遅れが少なくて求められ加速度の情報として誤差が少な
くなり、加速度制御性能を高めることができる。
コーダからのＡ相、Ｂ相の２相の信号とその信号を反転
した信号のパルスの発生順序から回転方向を検出し、さ
らに１パルス当りの回転量を最も遅れて入力されたパル
スの周期、および１つ前に入力されたパルスの周期で除
算することにより速度の大きさを計算して２つの速度を
求め、この２つの速度差を時間差で除算して加速度を求
めているので、サンプリングした時点での加速度が時間
遅れが少なくて求められ加速度の情報として誤差が少な
くなり、加速度制御性能を高めることができる。
本実施例においてはエンコーダ２は２相信号のパルスを
出力しているがこれは３相であっても構わない。
出力しているがこれは３相であっても構わない。
発明の効果
以上のように本発明の速度検出方法はエンコーダからの
多相の信号とその信号を反転した信号のパルスの発生順
序からモータの回転方向を検出し、１パルス当りのモー
タの回転量を最も時間遅れの少ない信号のパルスの周期
で除算することにより速度の大きさを計算して速度を求
めているので、サンプリングした時点での速度が時間遅
れが少なく求められ速度の情報として誤差が少な（なり
、速度制御性能を高めることができる。
多相の信号とその信号を反転した信号のパルスの発生順
序からモータの回転方向を検出し、１パルス当りのモー
タの回転量を最も時間遅れの少ない信号のパルスの周期
で除算することにより速度の大きさを計算して速度を求
めているので、サンプリングした時点での速度が時間遅
れが少なく求められ速度の情報として誤差が少な（なり
、速度制御性能を高めることができる。
また、本発明の加速度検出方法の作用はエンコーダから
の多相の信号とその信号を反転した信号のパルスの発生
順序からモータの回転方向を検出し、１パルス当りのモ
ータの回転量を最も時間遅れの少ない複数の信号のパル
スの周期で除算して複数の速度の大きさを計算し、さら
にその複数の速度の速度差を時間差で除算して加速度を
求めているので、サンプリングした時点での加速度が時
間遅れが少なくて求められ加速度の情報として誤差が少
なくなり、加速度制御性能を高めることができる。
の多相の信号とその信号を反転した信号のパルスの発生
順序からモータの回転方向を検出し、１パルス当りのモ
ータの回転量を最も時間遅れの少ない複数の信号のパル
スの周期で除算して複数の速度の大きさを計算し、さら
にその複数の速度の速度差を時間差で除算して加速度を
求めているので、サンプリングした時点での加速度が時
間遅れが少なくて求められ加速度の情報として誤差が少
なくなり、加速度制御性能を高めることができる。
第１図は本発明の速度および加速度検出装置の構成図、
第２図は第１図の周期測定手段の回路構成図、第３図は
エンコーダの多相信号の位相関係とサンプリングタイマ
からの割り込みのタイミング図、第４図は速度制御のフ
ローチャート、第５図は加速度制御のフローチャート、
第６図は従来の速度及び加速度を検出する装置の構成図
である。 ２・・・・・・エンコーダ、３・・・・・・演算手段、
５・旧・・周期測定手段。
第２図は第１図の周期測定手段の回路構成図、第３図は
エンコーダの多相信号の位相関係とサンプリングタイマ
からの割り込みのタイミング図、第４図は速度制御のフ
ローチャート、第５図は加速度制御のフローチャート、
第６図は従来の速度及び加速度を検出する装置の構成図
である。 ２・・・・・・エンコーダ、３・・・・・・演算手段、
５・旧・・周期測定手段。
Claims (2)
- （１）モータの回転量に比例して多相信号のパルスを発
生するエンコーダと、前記エンコーダからの多相信号と
多相信号を反転したすべてのパルスの周期を測定する周
期測定手段と、前記エンコーダからの多相信号と多相信
号を反転したパルスの発生する順序から前記モータの回
転方向を検出し前記エンコーダの１パルスあたりの前記
モータの回転量を前記周期測定手段により測定された最
も時間遅れの少ない前記エンコーダからのパルスの周期
で除算した値とにより速度を計算する演算手段とから構
成されることを特徴とする速度検出装置。 - （２）モータの回転量に比例して多相信号のパルスを発
生するエンコーダと、前記エンコーダからの多相信号と
多相信号を反転したすべてのパルスの周期を測定する周
期測定手段と、前記エンコーダからの多相信号と多相信
号を反転したパルスの発生する順序から前記モータの回
転方向を検出し前記エンコーダの１パルスあたりの前記
モータの回転量を前記周期測定手段により測定された最
も時間遅れの少ない複数の前記エンコーダからのパルス
の周期で除算した値とにより複数の速度を計算しその速
度差を時間差で除算して加速度を計算する演算手段とか
ら構成されることを特徴とする加速度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186395A JPH0351764A (ja) | 1989-07-19 | 1989-07-19 | 速度・加速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186395A JPH0351764A (ja) | 1989-07-19 | 1989-07-19 | 速度・加速度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0351764A true JPH0351764A (ja) | 1991-03-06 |
Family
ID=16187650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186395A Pending JPH0351764A (ja) | 1989-07-19 | 1989-07-19 | 速度・加速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0351764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340469A (ja) * | 1991-05-17 | 1992-11-26 | Juki Corp | モータ速度検出装置 |
-
1989
- 1989-07-19 JP JP1186395A patent/JPH0351764A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340469A (ja) * | 1991-05-17 | 1992-11-26 | Juki Corp | モータ速度検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0627653B2 (ja) | 位置、速度検出方法及び装置 | |
| JP3173174B2 (ja) | 速度検出装置 | |
| JPS5913957A (ja) | 速度検出回路 | |
| JPH04344466A (ja) | エレベータの速度検出装置 | |
| KR900002511B1 (ko) | 속도 검출 방식 | |
| JPH0351764A (ja) | 速度・加速度検出装置 | |
| US6310458B1 (en) | Blended velocity estimation | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| Huang et al. | Hysteresis switch adaptive velocity evaluation and high-resolution position subdivision detection based on FPGA | |
| JP2002311040A (ja) | 速度検出装置 | |
| Rull et al. | Programmable logic design for an encoder-based velocity sensor in a DSP-controlled motion system | |
| KR100286043B1 (ko) | 속도검출 시스템 및 그 방법 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JP3499845B2 (ja) | モータ制御装置 | |
| JPH049266B2 (ja) | ||
| JP2725463B2 (ja) | サーボモータの速度検出装置 | |
| JP2600975B2 (ja) | 同期電動機の速度制御方式 | |
| JPH0560571A (ja) | エンコーダの異常検出方法 | |
| KR19990001541A (ko) | 속도검출방법 및 장치 | |
| JPH02201269A (ja) | 速度検出回路 | |
| JPH043225Y2 (ja) | ||
| JPH0663877B2 (ja) | 位相差式トルク検出装置 | |
| JPS59225356A (ja) | 速度検出方式 | |
| JPS59225355A (ja) | 速度検出装置 | |
| JPH07190807A (ja) | エンコーダのパルスカウント回路 |