JPH0352060Y2 - - Google Patents
Info
- Publication number
- JPH0352060Y2 JPH0352060Y2 JP1984083589U JP8358984U JPH0352060Y2 JP H0352060 Y2 JPH0352060 Y2 JP H0352060Y2 JP 1984083589 U JP1984083589 U JP 1984083589U JP 8358984 U JP8358984 U JP 8358984U JP H0352060 Y2 JPH0352060 Y2 JP H0352060Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- blanking
- display
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Description
【考案の詳細な説明】
[考案の技術分野]
本考案は文字多重アダプタ、パーソナルコンピ
ユータ等の外部信号発生機器からの信号を表示す
る機能を有したデイジタルテレビジヨン受像機に
関する。
ユータ等の外部信号発生機器からの信号を表示す
る機能を有したデイジタルテレビジヨン受像機に
関する。
[考案の技術的背景]
デイジタルテレビジヨン受像機(以下デイジタ
ルTV受像機という)においては、アンテナから
のアナログ入力信号をデイジタル信号に変換し、
このデイジタル信号を輝度信号と色信号に分離し
てそれぞれ輝度信号処理および色信号処理をデイ
ジタル的に行つている。そして、各処理回路を通
つた信号は再びアナログ信号に戻して受像管に供
給するようにしている。また、デイジタルTV受
像機は、アナログ型テレビジヨン受像機がそうで
あるように文字多重アダプタあるいはパーソナル
コンピユータ等の外部信号発生機器を接続して、
アンテナからの信号と外部機器からの信号を選択
的に切り換え表示する機能を有するのが普通であ
る。
ルTV受像機という)においては、アンテナから
のアナログ入力信号をデイジタル信号に変換し、
このデイジタル信号を輝度信号と色信号に分離し
てそれぞれ輝度信号処理および色信号処理をデイ
ジタル的に行つている。そして、各処理回路を通
つた信号は再びアナログ信号に戻して受像管に供
給するようにしている。また、デイジタルTV受
像機は、アナログ型テレビジヨン受像機がそうで
あるように文字多重アダプタあるいはパーソナル
コンピユータ等の外部信号発生機器を接続して、
アンテナからの信号と外部機器からの信号を選択
的に切り換え表示する機能を有するのが普通であ
る。
このような外部信号の切り換え表示機能を有し
たデイジタルTV受像機の一例を第4図に示し、
その構成を説明する。
たデイジタルTV受像機の一例を第4図に示し、
その構成を説明する。
第4図において、符号1はTVアンテナ、ビデ
オテープレコーダ等からのコンポジツトなビデオ
信号が供給される入力端子であり、この信号は、
チユーナ/中間周波増幅検波回路(以下チユー
ナ/PIF回路という)2で、第1、第2検波され
てバツフア回路3に供給される。このバツフア回
路3の出力は加算器、乗算器および遅延回路等か
ら構成されるデイジタル処理回路4に供給される
とともに、同期信号成分をブランキング信号発生
回路5に供給している。このブランキング信号発
生回路5は、前記デイジタル処理回路4に基く入
出力の遅れ時間に対応して、表示される信号の画
面上のブランキング領域を定める水平ブランキン
グ信号を発生し、この信号を前記デイジタル処理
回路4に供給して同回路4の出力を制御してい
る。このようにブランキングスペースの設定され
たビデオ信号(以下TV表示信号という)はアナ
ログ信号に変換されてTV/外部信表示切換回路
6の一方の入力側に供給される。
オテープレコーダ等からのコンポジツトなビデオ
信号が供給される入力端子であり、この信号は、
チユーナ/中間周波増幅検波回路(以下チユー
ナ/PIF回路という)2で、第1、第2検波され
てバツフア回路3に供給される。このバツフア回
路3の出力は加算器、乗算器および遅延回路等か
ら構成されるデイジタル処理回路4に供給される
とともに、同期信号成分をブランキング信号発生
回路5に供給している。このブランキング信号発
生回路5は、前記デイジタル処理回路4に基く入
出力の遅れ時間に対応して、表示される信号の画
面上のブランキング領域を定める水平ブランキン
グ信号を発生し、この信号を前記デイジタル処理
回路4に供給して同回路4の出力を制御してい
る。このようにブランキングスペースの設定され
たビデオ信号(以下TV表示信号という)はアナ
ログ信号に変換されてTV/外部信表示切換回路
6の一方の入力側に供給される。
一方、7はRGB信号を直接発生する外部信号
発生機器、例えば文字多重アダプタであり、同ア
ダプタ7はインターフエイス回路8を介して前記
切換回路6の他方の入力側に供給される。この場
合、文字多重アダプタ7は、チユーナ/PIF回路
2からのアナログ信号(ビデオ信号)をインタフ
エース回路8を介して受け取り、この信号中の特
定期間に挿入されている文字放送信号を抜き取つ
てRGB信号とし、再びインタフエース回路8を
介し前記切換回路6に供給するようにしている。
発生機器、例えば文字多重アダプタであり、同ア
ダプタ7はインターフエイス回路8を介して前記
切換回路6の他方の入力側に供給される。この場
合、文字多重アダプタ7は、チユーナ/PIF回路
2からのアナログ信号(ビデオ信号)をインタフ
エース回路8を介して受け取り、この信号中の特
定期間に挿入されている文字放送信号を抜き取つ
てRGB信号とし、再びインタフエース回路8を
介し前記切換回路6に供給するようにしている。
こうして、切換回路6の各入力側に供給される
TV表示信号および外部信号は、切換回路6にお
いて、表示モード切換動作に応じて選択的に切り
換えられ、次段の受像管ドライブ回路10に供給
される。受像管ドライブ回路10の出力は受像管
11に供給され映出される。この場合、外部信号
は、ブランキング信号発生回路5のタイミングで
ブランキングがかけられることになる。
TV表示信号および外部信号は、切換回路6にお
いて、表示モード切換動作に応じて選択的に切り
換えられ、次段の受像管ドライブ回路10に供給
される。受像管ドライブ回路10の出力は受像管
11に供給され映出される。この場合、外部信号
は、ブランキング信号発生回路5のタイミングで
ブランキングがかけられることになる。
[背景技術の問題点]
ところで、デイジタル化されたビデオ信号をデ
イジタル的に処理した場合、その入力と出力の間
に回路的に遅延時間を生ずる。この遅延時間は、
一般に4〜6〔μs〕あるとされている。標準TV
表示の場合の水平周期が63.5〔μs〕であるから、
もし、ブランキング信号発生回路5からの信号を
上記遅延時間を無視して発生させた場合、ブラン
キング領域に近い信号も消去してしまうことにな
る。
イジタル的に処理した場合、その入力と出力の間
に回路的に遅延時間を生ずる。この遅延時間は、
一般に4〜6〔μs〕あるとされている。標準TV
表示の場合の水平周期が63.5〔μs〕であるから、
もし、ブランキング信号発生回路5からの信号を
上記遅延時間を無視して発生させた場合、ブラン
キング領域に近い信号も消去してしまうことにな
る。
そこで、デイジタルTV受像機では、ブランキ
ング信号の発生をデイジタル処理回路4の遅延時
間に合わせて行つている。即ち、遅延されたTV
表示信号のブランキング期間にブランキングパル
スが挿入されるように制御する訳である。
ング信号の発生をデイジタル処理回路4の遅延時
間に合わせて行つている。即ち、遅延されたTV
表示信号のブランキング期間にブランキングパル
スが挿入されるように制御する訳である。
しかしながら、上記ブランキング信号の発生
は、TV表示信号に対するものであり、遅延時間
を有しない外部信号に対しては、TV表示信号の
遅延時間だけずれたブランキングがかかることに
なる。このため、外部信号を表示する場合には表
示されるべき信号の一部が消去されるという欠点
があつた。
は、TV表示信号に対するものであり、遅延時間
を有しない外部信号に対しては、TV表示信号の
遅延時間だけずれたブランキングがかかることに
なる。このため、外部信号を表示する場合には表
示されるべき信号の一部が消去されるという欠点
があつた。
このように、従来のデイジタルTV受像機にお
いては、TV表示信号のデイジタル処理過程にお
ける遅延時間が外部信号をTV表示タイミングで
表示する際の一つの障害となつていた。
いては、TV表示信号のデイジタル処理過程にお
ける遅延時間が外部信号をTV表示タイミングで
表示する際の一つの障害となつていた。
[考案の目的]
本考案は、上記事情に鑑みてなされたもので、
外部信号発生機器からの信号に対しても適正なブ
ランキング信号を供給して、外部信号の表示の場
合に画面欠けが生ずることのないデイジタルテレ
ビジヨン受像機を提供することを目的とする。
外部信号発生機器からの信号に対しても適正なブ
ランキング信号を供給して、外部信号の表示の場
合に画面欠けが生ずることのないデイジタルテレ
ビジヨン受像機を提供することを目的とする。
[考案の概要]
上記目的を達成するため本考案によるデイジタ
ルTV受像機は、チユーナからの第1のビデオ信
号以外に外部機器からの第2のビデオ信号を表示
することができ、かつ、前記第1のビデオ信号を
デイジタル的に処理する処理回路を有したデイジ
タルテレビジヨン受像機において、前記第1のビ
デオ信号の前記処理回路における入力位相と出力
位相に同期した第1および第2の水平ブランキン
グ信号を発生し、これら前記第1および第2の水
平ブランキング信号を表示モードに応じて選択し
て、前記第1のビデオ信号の表示モードにおいて
は第2のブランキング信号で、前記第2のビデオ
信号の表示モードにおいては第1のブランキング
信号で各ビデオ信号のブランキング期間を制御す
るようにしたものである。
ルTV受像機は、チユーナからの第1のビデオ信
号以外に外部機器からの第2のビデオ信号を表示
することができ、かつ、前記第1のビデオ信号を
デイジタル的に処理する処理回路を有したデイジ
タルテレビジヨン受像機において、前記第1のビ
デオ信号の前記処理回路における入力位相と出力
位相に同期した第1および第2の水平ブランキン
グ信号を発生し、これら前記第1および第2の水
平ブランキング信号を表示モードに応じて選択し
て、前記第1のビデオ信号の表示モードにおいて
は第2のブランキング信号で、前記第2のビデオ
信号の表示モードにおいては第1のブランキング
信号で各ビデオ信号のブランキング期間を制御す
るようにしたものである。
[考案の実施例]
以下、本考案を図示の実施例について具体的に
説明する。
説明する。
ここに、第1図は本考案に係るデイジタルTV
受像機の概要を示すブロツク図、第2図は、水平
ブランキング信号の選択回路の一例を示す回路
図、第3図は本考案の動作を説明するためのタイ
ミングチヤートである。
受像機の概要を示すブロツク図、第2図は、水平
ブランキング信号の選択回路の一例を示す回路
図、第3図は本考案の動作を説明するためのタイ
ミングチヤートである。
第1図において、第4図と同一部分には同一符
号を記し、1はアンテナ、ビデオテープコレーダ
等からのビデオ信号の入力端子、2はチユーナ/
PIF回路であり、デイジタル処理を受ける前の
TV表示信号aを導出している。3は次段のデイ
ジタル処理回路4に対するバツフア回路であり、
デイジタル処理回路4で処理された信号bは
TV/外部信号切換回路6に供給されている。ま
た、外部信号発生機器として例えば文字多重アダ
プタ7はインターフエイス回路8を介して前記切
換回路6にその外部信号eを導出している。
号を記し、1はアンテナ、ビデオテープコレーダ
等からのビデオ信号の入力端子、2はチユーナ/
PIF回路であり、デイジタル処理を受ける前の
TV表示信号aを導出している。3は次段のデイ
ジタル処理回路4に対するバツフア回路であり、
デイジタル処理回路4で処理された信号bは
TV/外部信号切換回路6に供給されている。ま
た、外部信号発生機器として例えば文字多重アダ
プタ7はインターフエイス回路8を介して前記切
換回路6にその外部信号eを導出している。
一方、12はブランキング信号発生回路であ
り、この信号発生回路12は、デイジタル処理回
路4を経ていないTV表示信号aの位相に同期し
た水平ブランキング信号cおよびデイジタル処理
後の信号bの位相に同期した水平ブランキング信
号dをそれぞれ発生している。これら各水平ブラ
ンキング信号c,dは、信号選択回路13を介し
て前記デイジタル処理回路4に選択的に印加され
ている。この信号選択回路13は、前記切換回路
6に供給される外部信号eの表示時に対応した表
示制御信号が供給されており、この信号によ
つて前記水平ブランキング信号c,dの選択を行
うことができる。
り、この信号発生回路12は、デイジタル処理回
路4を経ていないTV表示信号aの位相に同期し
た水平ブランキング信号cおよびデイジタル処理
後の信号bの位相に同期した水平ブランキング信
号dをそれぞれ発生している。これら各水平ブラ
ンキング信号c,dは、信号選択回路13を介し
て前記デイジタル処理回路4に選択的に印加され
ている。この信号選択回路13は、前記切換回路
6に供給される外部信号eの表示時に対応した表
示制御信号が供給されており、この信号によ
つて前記水平ブランキング信号c,dの選択を行
うことができる。
第2図は、上記信号選択回路13の一例を示
し、その周辺部分の構成には同一符号を記してあ
る。ただし、表示制御器信号は、本来インター
フエイス回路8で発生されるものであるため、こ
の図では信号選択回路13にインターフエイス回
路8から供給されるように示してある。以下具体
的に説明すれば、ブランキング信号発生回路12
からの2つの水平ブランキング信号c,dは、そ
れぞれダイオードD1およびD2を通して一対のト
ランジスタQ1,Q2のベースに供給されている。
これらのトランジスタQ1,Q2は、それぞれコレ
クタが電源端子V1に接続され。エミツタはそれ
ぞれR1を介して接地端子に接続され、かつ、デ
イジタル処理回路4へ制御出力を導出している。
また、各トランジスタQ1,Q2のベースにはそれ
ぞれ抵抗R2およびR3を介して前記電源端子V1に
基くバイアスが印加されるとともに、トランジス
タQ1のベースはトランジスタQ3のコレクタに、
トランジスタQ2のベースはダイオードD3を介し
てトランジスタQ4のコレクタに接続されている。
これら各トランジスタQ3,Q4は、トランジスタ
Q4のコレクタ出力でトランジスタQ3が駆動され
るようになつており、トランジスタQ4のコレク
タは抵抗R4を介してトランジスタQ3のベースに
接続されるとともに、各エミツタは接地端子に接
続されている。また、前段のトランジスタQ4は、
そのコレクタが抵抗R5を介して電源端子V2に接
続されるとともに、インターフエイス回路8から
の表示制御信号がベースに供給されるようにな
つている。
し、その周辺部分の構成には同一符号を記してあ
る。ただし、表示制御器信号は、本来インター
フエイス回路8で発生されるものであるため、こ
の図では信号選択回路13にインターフエイス回
路8から供給されるように示してある。以下具体
的に説明すれば、ブランキング信号発生回路12
からの2つの水平ブランキング信号c,dは、そ
れぞれダイオードD1およびD2を通して一対のト
ランジスタQ1,Q2のベースに供給されている。
これらのトランジスタQ1,Q2は、それぞれコレ
クタが電源端子V1に接続され。エミツタはそれ
ぞれR1を介して接地端子に接続され、かつ、デ
イジタル処理回路4へ制御出力を導出している。
また、各トランジスタQ1,Q2のベースにはそれ
ぞれ抵抗R2およびR3を介して前記電源端子V1に
基くバイアスが印加されるとともに、トランジス
タQ1のベースはトランジスタQ3のコレクタに、
トランジスタQ2のベースはダイオードD3を介し
てトランジスタQ4のコレクタに接続されている。
これら各トランジスタQ3,Q4は、トランジスタ
Q4のコレクタ出力でトランジスタQ3が駆動され
るようになつており、トランジスタQ4のコレク
タは抵抗R4を介してトランジスタQ3のベースに
接続されるとともに、各エミツタは接地端子に接
続されている。また、前段のトランジスタQ4は、
そのコレクタが抵抗R5を介して電源端子V2に接
続されるとともに、インターフエイス回路8から
の表示制御信号がベースに供給されるようにな
つている。
以上のような構成によれば、ブランキング信号
発生回路12から発生する2つの水平ブランキン
グ信号cおよびdは、所定の遅延時間を有するデ
イジタル処理回路4の入力側におけるTV表示信
号aの位相、および同回路4の出力側における
TV表示信号bの位相にそれぞれ同期している。
これらのタイミングは第3図に示すようになつて
いる。
発生回路12から発生する2つの水平ブランキン
グ信号cおよびdは、所定の遅延時間を有するデ
イジタル処理回路4の入力側におけるTV表示信
号aの位相、および同回路4の出力側における
TV表示信号bの位相にそれぞれ同期している。
これらのタイミングは第3図に示すようになつて
いる。
第3図においてa〜eは第1図で説明したTV
表示信号a,b、水平ブランキング信号c,d並
びに外部信号eの信号期間をそれぞれ示す。ま
た、符号Toは一水平走査期間を示し、τはデイ
ジタル処理回路4の遅延時間を表わしている。同
図から明らかなように外部信号eの信号期間はデ
イジタル処理を受ける前のTV表示信号aの水平
同期信号のバツクポーチから一定期間後に開始さ
れ、次の水平同期信号のフロントポーチより一定
期間前に終了している。つまり、TV表示信号a
の信号期間と外部信号eの信号期間とは一致して
いる。また、デイジタル処理後のTV表示信号b
のブランキング期間は水平ブランキング信号dの
位相に一致している。
表示信号a,b、水平ブランキング信号c,d並
びに外部信号eの信号期間をそれぞれ示す。ま
た、符号Toは一水平走査期間を示し、τはデイ
ジタル処理回路4の遅延時間を表わしている。同
図から明らかなように外部信号eの信号期間はデ
イジタル処理を受ける前のTV表示信号aの水平
同期信号のバツクポーチから一定期間後に開始さ
れ、次の水平同期信号のフロントポーチより一定
期間前に終了している。つまり、TV表示信号a
の信号期間と外部信号eの信号期間とは一致して
いる。また、デイジタル処理後のTV表示信号b
のブランキング期間は水平ブランキング信号dの
位相に一致している。
したがつて、外部信号e表示動作に応答する表
示制御信号fで信号選択13を駆動することによ
り、外部信号eの表示モードにおいて水平ブラン
キング信号cを、TV表示信号aの表示モードに
おいて水平ブランキング信号dをそれぞれデイジ
タル処理回路4に供給することができる。これに
より、各表示モードにおける信号の位相に同期し
たブランキングをかけることが可能となる訳であ
る。
示制御信号fで信号選択13を駆動することによ
り、外部信号eの表示モードにおいて水平ブラン
キング信号cを、TV表示信号aの表示モードに
おいて水平ブランキング信号dをそれぞれデイジ
タル処理回路4に供給することができる。これに
より、各表示モードにおける信号の位相に同期し
たブランキングをかけることが可能となる訳であ
る。
第2図の回路によつて、上記のような水平ブラ
ンキング信号c,dの選択動作の一例を説明すれ
ば、先ず、表示制御信号は、外部信号eの表示
モードにおいてハイレベルを呈し、TV表示信号
aの表示モードにおいてロウレベルを呈するよう
な信号であるとする。この表示制御信号がハイ
レベルのとき、トランジスタQ4は、オン状態と
なり、そのコレタ出力をロウレベルとする。この
ロウレベル信号でダイオードD3がオン状態とな
り、ダイオードD2のアノードレベルおよびトラ
ンジスタQ2のベースレベルが低下されてダイオ
ードD2およびトランジスタQ2はオフ状態とされ
る。したがつて、ダイオードD2のカソードに供
給されている水平ブランキング信号dはデイジタ
ル処理回路4へは供給されなくなる。一方、次段
のトランジスタQ3はトランジスタQ4のコレクタ
出力でオフ状態となり、ダイオードD1のカソー
ドレベルおよびトランジスタQ1のベースレベル
は抵抗R2によつて略電源端子V1のレベルに上が
る。このため、水平ブランキング信号cはダイオ
ードD1およびトランジスタQ1を通してデイジタ
ル処理回路4に供給されることになる。
ンキング信号c,dの選択動作の一例を説明すれ
ば、先ず、表示制御信号は、外部信号eの表示
モードにおいてハイレベルを呈し、TV表示信号
aの表示モードにおいてロウレベルを呈するよう
な信号であるとする。この表示制御信号がハイ
レベルのとき、トランジスタQ4は、オン状態と
なり、そのコレタ出力をロウレベルとする。この
ロウレベル信号でダイオードD3がオン状態とな
り、ダイオードD2のアノードレベルおよびトラ
ンジスタQ2のベースレベルが低下されてダイオ
ードD2およびトランジスタQ2はオフ状態とされ
る。したがつて、ダイオードD2のカソードに供
給されている水平ブランキング信号dはデイジタ
ル処理回路4へは供給されなくなる。一方、次段
のトランジスタQ3はトランジスタQ4のコレクタ
出力でオフ状態となり、ダイオードD1のカソー
ドレベルおよびトランジスタQ1のベースレベル
は抵抗R2によつて略電源端子V1のレベルに上が
る。このため、水平ブランキング信号cはダイオ
ードD1およびトランジスタQ1を通してデイジタ
ル処理回路4に供給されることになる。
次に、TV表示信号の表示モードにおいては、
上記とは反対に、表示制御信号fがロウレベルと
なるため、トランジスタQ4のコレクタ出力レベ
ルはハイレベル、トランジスタQ3のコレクタ出
力レベルはロウレベルとなる。したがつて、ダイ
オードD1およびトランジスタQ1はオフ状態とさ
れ、水平ブランキング信号cはデイジタル処理回
路4に供給されなくなる。一方、ダイオードD3
はオフ状態となるため、トランジスタQ2および
ダイオードD2がオン状態となり、水平ブランキ
ング信号dがデイジタル処理回路4に供給される
ことになる。
上記とは反対に、表示制御信号fがロウレベルと
なるため、トランジスタQ4のコレクタ出力レベ
ルはハイレベル、トランジスタQ3のコレクタ出
力レベルはロウレベルとなる。したがつて、ダイ
オードD1およびトランジスタQ1はオフ状態とさ
れ、水平ブランキング信号cはデイジタル処理回
路4に供給されなくなる。一方、ダイオードD3
はオフ状態となるため、トランジスタQ2および
ダイオードD2がオン状態となり、水平ブランキ
ング信号dがデイジタル処理回路4に供給される
ことになる。
こうして、本考案は外部信号発生機器からの信
号を表示する機能を有したデイジタルTV受像機
において、チユーナからの信号に対しても外部信
号に対しても正確なブランキングをかけることが
可能となる。
号を表示する機能を有したデイジタルTV受像機
において、チユーナからの信号に対しても外部信
号に対しても正確なブランキングをかけることが
可能となる。
[考案の効果]
以上説明したように本考案によれば、デイジタ
ル処理回路で遅延される信号の位相に同期した水
平ブランキング信号と、遅延される前の信号の位
相に同期した水平ブランキング信号とをチユーナ
からの信号表示モードと外部信号の表示モードと
で選択するようにしたので、前記デイジタル処理
回路の遅延時間による表示信号欠けを防止でき、
商品価値の高い外部信号表示機能付デイジタル
TV受像機を提供することができる。
ル処理回路で遅延される信号の位相に同期した水
平ブランキング信号と、遅延される前の信号の位
相に同期した水平ブランキング信号とをチユーナ
からの信号表示モードと外部信号の表示モードと
で選択するようにしたので、前記デイジタル処理
回路の遅延時間による表示信号欠けを防止でき、
商品価値の高い外部信号表示機能付デイジタル
TV受像機を提供することができる。
第1図は本考案に係るデイジタルTV受像機の
一実施例を示すブロツク図、第2図は第1図にお
ける信号選択回路の一例を示す回路図、第3図は
本考案の動作を説明するためのタイミングチヤー
ト、第4図は従来のデイジタルTV受像機の概略
を示すブロツク図である。 2……チユーナ/中間周波増幅検波回路、4…
…デイジタル処理回路、6……T/外部信号切換
回路、7……文字多重アダプタ、8……インター
フエイス回路、12……ブランキング信号発生回
路、13……信号選択回路、Q1〜Q4……トラン
ジスタ、D1〜D2……ダイオード、R1〜R5……抵
抗。
一実施例を示すブロツク図、第2図は第1図にお
ける信号選択回路の一例を示す回路図、第3図は
本考案の動作を説明するためのタイミングチヤー
ト、第4図は従来のデイジタルTV受像機の概略
を示すブロツク図である。 2……チユーナ/中間周波増幅検波回路、4…
…デイジタル処理回路、6……T/外部信号切換
回路、7……文字多重アダプタ、8……インター
フエイス回路、12……ブランキング信号発生回
路、13……信号選択回路、Q1〜Q4……トラン
ジスタ、D1〜D2……ダイオード、R1〜R5……抵
抗。
Claims (1)
- 【実用新案登録請求の範囲】 チユーナからの第1のビデオ信号以外に外部機
器からの第2のビデオ信号を表示することがで
き、かつ、前記第1のビデオ信号をデイジタル的
に処理する処理回路を有したデイジタルテレビジ
ヨン受像機において、 前記第1のビデオ信号の前記処理回路における
入力位相と出力位相に同期した第1および第2の
水平ブランキング信号を発生する手段と、 この手段からの前記第1および第2の水平ブラ
ンキング信号を表示モードに応じて選択でき、前
記第1のビデオ信号の表示モードにおいては第2
のブランキング信号で、前記第2のビデオ信号の
表示モードにおいては第1のブランキング信号で
各ビデオ信号のブランキング期間を制御する手段
とを具備したことを特徴とするデイジタルテレビ
ジヨン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984083589U JPS611975U (ja) | 1984-06-07 | 1984-06-07 | デイジタルテレビジヨン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984083589U JPS611975U (ja) | 1984-06-07 | 1984-06-07 | デイジタルテレビジヨン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS611975U JPS611975U (ja) | 1986-01-08 |
| JPH0352060Y2 true JPH0352060Y2 (ja) | 1991-11-11 |
Family
ID=30632355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984083589U Granted JPS611975U (ja) | 1984-06-07 | 1984-06-07 | デイジタルテレビジヨン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611975U (ja) |
-
1984
- 1984-06-07 JP JP1984083589U patent/JPS611975U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS611975U (ja) | 1986-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2129757C1 (ru) | Телевизионный приемник | |
| JPH021436B2 (ja) | ||
| US5555026A (en) | Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function | |
| EP0241734B1 (en) | Dual display monitor | |
| EP0218456B1 (en) | Automatic bias control of an image display device in a video monitor | |
| CA1101988A (en) | Combined blanking level and kinescope bias clamp for a television signal processing system | |
| KR940003050B1 (ko) | 비디오 신호 처리 시스템 | |
| JPH0352060Y2 (ja) | ||
| US4316214A (en) | Keying signal generator with input control for false output immunity | |
| CA1110355A (en) | Set-up arrangement for a color television receiver | |
| JPS625559B2 (ja) | ||
| JP3384842B2 (ja) | テレビジョン装置 | |
| JP2929048B2 (ja) | テレビジョン装置 | |
| CA1210855A (en) | Synchronization input for television receiver on- screen alphanumeric display | |
| JP2743412B2 (ja) | カラービデオモニタ | |
| JP2969674B2 (ja) | テレビジョン受像機 | |
| KR910003662Y1 (ko) | 텔레비젼의 화면부분 삭제회로 | |
| JPS5816791B2 (ja) | ラスタブランキング回路 | |
| JPH0352058Y2 (ja) | ||
| JPH0748833B2 (ja) | 画像合成装置 | |
| JP2830023B2 (ja) | 輝度信号遅延時間補正回路 | |
| JPH04277987A (ja) | 映像信号処理回路 | |
| JP3479105B2 (ja) | アナログ方式の画面アート回路 | |
| US20050117058A1 (en) | Video display unit | |
| JPS6117397B2 (ja) |