JPH0352244A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JPH0352244A
JPH0352244A JP1188137A JP18813789A JPH0352244A JP H0352244 A JPH0352244 A JP H0352244A JP 1188137 A JP1188137 A JP 1188137A JP 18813789 A JP18813789 A JP 18813789A JP H0352244 A JPH0352244 A JP H0352244A
Authority
JP
Japan
Prior art keywords
semiconductor chip
film frame
circuit board
polymer film
conductive polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1188137A
Other languages
English (en)
Inventor
Kinuko Ogata
絹子 緒方
Yasuhide Kuroda
康秀 黒田
Toshio Kumai
利夫 熊井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1188137A priority Critical patent/JPH0352244A/ja
Publication of JPH0352244A publication Critical patent/JPH0352244A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体チップを回路基板に搭載す.る実装構造に関し、 半導体チップが気密に封止され、実装占有面積が小さく
て電子部品の高密度が推進され、且つ半導体チップの実
装時間が短縮された、半導体チップの実装構造を提供す
ることを目的とし、回路基板の所定の位置に接着された
導電性高分子フィルム枠と、該導電性高分子フィルム枠
内で、該回路基板の表面に実装される半導体チップと、
該半導体チップがフェースアップにボンディングされた
テープキャリアと、該導電性高分子フィルム枠の枠内に
充満して、該半導体チップを覆う封止剤と、を備え、該
テープキャリアのリードの外側先端部が、該導電性高分
子フィルム枠の高導電化リードパターンを介して、該回
路基板の対応する導体パターンに接続された構戒とする
〔産業上の利用分野〕
本発明は、半導体チップを回路基板に搭載する実装構造
に関する。
近年は、IC特にLSI等の半導体部品の多ビン化に伴
い、半導体チップの電極をテープキャリア,即ちTAB
 (Tape Automated Bonding)
のリードの内側先端部にフェースアップにボンディング
して、半導体チップをテープキャリアに組み込み、その
テープキャリアのリードの外側先端部を回路基板のパタ
ーンにボンディング接続するという、半導体チップの搭
載手段が、自動実装化が容易であるので、広く使用され
ている。
一方、このような半導体チップは、湿気,塵埃,その他
の環境条件等から保護するため、気密封止が要求されて
いる。
[従来の技術〕 第3図は従来の半導体チップの実装構造を示す断面図で
ある。
図において、1は、所定の個所に半導体チップ3を実装
する、硝子繊維入りエポキシ樹脂等よりなる回路基板で
ある。
10は、搭載すべき半導体チップ3の平面視形状より所
望に大きい角形のチップ用ホールを、中央部に設けた枠
形の樹脂フィルム(例えばポリイ≧ド系樹脂フィルム)
12と、細長い短冊形の銅箔よりなるリード11が、樹
脂フィルム12の各辺に直交して所望数配列したテープ
キャリアである。
半導体チップ3をテープキャリアIOの下方からチップ
用ホール内に挿入し、半導体チップ3の電極4を対応す
るりード11の内側先端部に位置合わせし、電極4上に
設けたバンプ(例えば金バンプ等)を、それぞれのり一
ド11の内側先端部に熱圧着することで、半導体チップ
3がフェースアップにテープキャリア10にボンディン
グされている。
そして、半導体チップ3を組み込んだテープキャリア1
0は、半導体チップ3の裏面が接着剤5により回路基板
1の表面に固着され、それぞれのリード11の外側先端
部が、回路基板1の導体パターン2の端末に重畳した状
態で、熱圧着手段によりボンディングされている。
なお、接着剤5は加熱することで硬化する接着剤である
15は、内枠寸法がテープキャリア10の外形よりも充
分に大きく、厚さが(500〜800)μmの樹脂フィ
ルム枠である。
樹脂フィルム枠l5は、予め下面に塗布した接着剤(加
熱することで硬化する接着剤)16が、回路基仮1の表
面に密着することで、テープキャリア10の外郭となる
6は、例えばエポキシ系樹脂等よりなる流動性が大きい
、熱硬化性の封止剤である。
封止剤6は、半導体チップ3上に注入されて枠内に充満
して、導体チップ3を覆い、加熱(ほぼ150゜C)さ
れることで硬化している。
上述のように流動性の大きい封止剤6を用い、樹脂フィ
ルム枠15内に充満させ、外部への流出を阻止する構造
となっている。
したがって、半導体チップ3の上面及び側面の隅々まで
封止剤が浸透し密着し、半導体チップの気密封止の信頼
度が高い。
[発明が解決しようとする課題] しかしながら上記従来の実装構造は、テープキャリアの
リードの外側に、テープキャリアよりも充分に大きい樹
脂フィルム枠を設けてある。
したがって、実装占有面積が大きくなり、電子部品の高
密度実装に支障をきたすという問題点があった。
また、リードを導体パターンにポンディングする工程、
半導体チップを回路基板に接着する加熱硬化工程、及び
樹脂フィルム枠を回路基板に接着する加熱硬化工程がそ
れぞれ単独して行われ、半導体チップの実装時間が多く
なるという問題点があった。
本発明はこのような点に鑑みて創作されたもので、半導
体チップが気密に封止され、実装占有面積が小さくて電
子部品の高密度実装が推進され、且つ半導体チップの実
装時間が短縮された、半導体チップの実装構造を提供す
ることを目的としている. 〔課題を解決するための手段〕 上記の目的を達或するために本発明は、第1図に例示し
たように、回路基板lの所定の位置に接着された導電性
高分子フィルム枠20と、導電性高分子フィルム枠20
内で、回路基板lの表面に実装される半導体チップ3と
、半導体チップ3がフェースアップにボンディングにさ
れたテープキャリア10と、導電性高分子フィルム枠2
0の枠内に充満して、半導体チップ3を覆う封止剤6と
を、備えた構戒とする。
そして、テープキャリア10のリード11の外側先端部
11bが、導電性高分子フィルム枠20の高導電化リー
ドパターン21を介して、回路基板lの対応ずる導体パ
ターン2に接続されたものとする。
〔作用〕
前述の導電性高分子フィルム枠20は、接着剤を分散さ
せた導電性高分子と熱可塑性樹脂との複合高分子フィル
ム,或いは異方性導電膜よりなる導電性高分子フィルム
(絶縁性フイルム)を、所望の枠形にプレス加工し、半
導体チップ3のリード11に対応する部分を、レーザー
ビームの照射,或いはイオン注入等によるドーピングに
より導電性を付与して、高導電化リードパターン21を
設けたものである。
導電性高分子フィルム枠20の枠形状は、テープキャリ
ア10のリード11の外側先端部11bが構戒する角形
の枠にほぼ等しい。
そして、導体パターン2の端末の上に、それぞれの高導
電化リードパターン21が重畳し、さらに高導電化リー
ドパターン21の上にリード11の外側先端部11bが
重畳した状態で接続している。
したがって、リード11の外側先端部11bの外側に、
外郭形に設けた従来の樹脂フィルム枠より、本発明の導
電性高分子フィルム枠20の方が充分に小さい。よって
、半導体チップ3の実装占有面積が小さくなり、電子部
品の高密度実装が推進される。
また、導電性高分子フィルム枠20に接着剤を分散させ
たことにより、熱硬化性の接着フィルム機能が付与され
ている。
したがって、半導体チップ3を接着すべき個所に、熱硬
化性の接着剤を塗布した後に、高導電化リードパターン
21を導体パターン2に位置合わせして、導電性高分子
フィルム枠20を回路基板1に重ね、半導体チップ3を
フェースアップにボンデイングしたテープキャリア10
を位置合わせして導電性高分子フィルム枠20に重畳す
る。
その後、加熱したステージ上に回路基板lを載せ、上方
より加熱した圧着ツールを用いてリード11の外側先端
部11bを押圧することにより、テープキャリアのリー
ドを導体パターンにボンディングする工程、半導体チッ
プを回路基板に接着する加熱硬化工程、及び導電性高分
子フィルム枠を回路基板に接着する加熱硬化工程、が同
時に行われる。
即ち、半導体チップの実装時間を著しく短縮することが
できる。
なお、流動性の大きい封止剤6を用い、導電性高分子フ
ィルム枠20に注入し、半導体チップ3の上面及び側面
の隅々まで封止剤6を浸透・密着させてあるから、半導
体チップの気密封止の信頼度が高いことは勿論のことで
ある。
〔実施例〕
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の実施例の断面図、第2図は本発明の要
部を示す斜視図である。
第l図において、20は、接着剤を分散させたポリピロ
ールやポリアニリン等の導電性高分子とポリエチレン等
の熱可塑性樹脂との複合高分子フイルム(絶縁性フィル
ム)を、テープキャリア10のリ一ド11の外側先端部
11bが構戒する角形枠に、プレス加工した導電性高分
子フィルム枠である。
導電性高分子フィルム枠20のフィルム厚は、半導体チ
ップ3の高さにほぼ等しくて、(500〜800)μm
であり、その耐熱温度は170゜C以上である。
また、導電性高分子フィルム枠20は、半導体チップ3
のリード11に対応する部分を、レーザービームの照射
により分子を炭化させたり、或いはドーピング材料とし
て、( As Fs) ,(B Fs )等のルイス酸
や、It+BPZ  等のハロゲン分子を用い、イオン
注入,気相拡散によるドーピングにより、枠部材を上下
に縦断する高導電化リードパターン21を配列して設け
てある。
硝子繊維入りエポキシ樹脂等よりなる回路基板1の、導
体パターン2が配列した所定の位置に、導体パターン2
と高導電化リードパターン21とを位置合わせして、上
述の導電性高分子フィルム枠20を重ね接着してある。
一方、角形のチップ用ホールを中央部に設けた枠形の樹
脂フィルムl2と、細長い短冊形の銅箔よりなるリード
11が、樹脂フィルム12の各辺に直交して所望数配列
したテープキャリアIOには、チップ用ホール内に半導
体チップ3を挿入し、半導体チップ3の電極4を対応す
るりード11の内側先端部11aに位置合わせし、電極
4上に設けたバンブを介して、半導体チップ3をフェー
スアップにボンディングしてある。
半導体チップ3を組み込んだテープキャリアIOは、半
導体チップ3の裏面を接着剤5により回路基板1の表面
に固着した状態で、それぞれのりード11の外側先端部
11bを、導電性高分子フィルム枠20の高導電化リー
ドパターン21に重畳することで、高導電化リードパタ
ーン21にボンディングされている。
エボキシ系樹脂等よりなる流動性が大きい、熱硬化性の
封止剤6が、半導体チップ3上に注入されて、導電性高
分子フィルム枠20の枠内に充満して、半導体チップ3
の上面及び側面を覆って半導体チップ3を気密に封止し
ている。
上述のように構放された半導体チップの実装構造は、第
2図の斜視図に示すようにして組立られる。
半導体チップ3を接着すべき回路碁板1の所定の個所に
、熱硬化性の接着剤5を塗布した後に、高導電化リード
パターン21を導体パターン2に位置合わせして、導電
性高分子フィルム枠20を回路基板1に重ねる。
次に、外側先端部11bを高導電化リードパターン2工
に位置合わせして、半導体チシプ3をフェースアップに
ボンディングしたテープキャリア10を、導電性高分子
フィルム枠20に重畳する。
そして、加熱したステージ上に回路基板1を載せ、上方
より加熱した圧着ツール(図示省略)を用いてリード1
1の外側先端部11bを押圧することにより、導電性高
分子フィルム枠20を回路基板1に、テープキャリア1
0を導電性高分子フィルム枠20に接着する。この際、
高導電化リードパターン21部分にも接着剤が分散して
いて、加熱されるので、高導電化リードパターン21の
下面と導体パターン2間、及び高導電化リードパターン
21の上面と外側先端部11bとが接着して、電気的に
導通ずる。
また、接着剤5も加熱するので、半導体チップ3の下面
が回路基板1に接着する。
その後、封止剤6を半導体チップ3上に注入し、導電性
高分子フィルム枠20の枠内に充満させて半導体チップ
3を埋め、加熱(ほぼ150℃)して封止剤6を硬化さ
せる。
上述のように、テープキャリア10のリ一ド11を回路
基板1の導体パターンにボンディングする工程、半導体
チップ3を回路基板1に接着する加熱硬化工程、及び導
電性高分子フィルム枠20を回路基板1に接着する加熱
硬化工程が同時に行われる.即ち、半導体チップの実装
時間を著しく短縮することができる。
〔発明の効果〕
以上説明したように本発明は、高導電化リードパターン
を設けた導電性高分子フィルム枠を、回路基板に設置し
、テープキャリアのリードを高導電化リードパターンを
介して回路基板の導体パターンに接続するよう構威した
半導体チップの実装構造であって、半導体チップが気密
に封止されることは勿論のこと、電子部品の高密度実装
が推進され、且つ半導体チップの実装時間が短縮される
等、実用上で優れた効果を奏する。
【図面の簡単な説明】 第1図は本発明の実施例の断面図、 第2図は本発明の要部を示す斜視図、 第3図は従来例の断面図である。 図において、 ■は回路基板、 2は導体パターン、 3は半導体チップ.. 4は電極、 5は接着剤、 6は封止剤、 10はテープキャリア、 11はリード、 11aは内側先端部、 11bは外側先端部、 l2は樹脂フィルム、 15は樹脂フィルム枠、 20は導電性高分子フィルム枠、 第 1 閏 里テーアキャリア 第 2 図 柾来別の断面図 第3図

Claims (1)

  1. 【特許請求の範囲】 回路基板(1)の所定の位置に接着された導電性高分子
    フィルム枠(20)と、 該導電性高分子フィルム枠(20)内で、該回路基板(
    1)の表面に実装される半導体チップ(3)と、該半導
    体チップ(3)がフェースアップにボンディングされた
    テープキャリア(10)と、該導電性高分子フィルム枠
    (20)の枠内に充満して、該半導体チップ(3)を覆
    う封止剤(6)と、を備え、 該テープキャリア(10)のリード(11)の外側先端
    部(11b)が、該導電性高分子フィルム枠(20)の
    高導電化リードパターン(21)を介して、該回路基板
    (1)の対応する導体パターン(2)に接続されたこと
    を特徴とする半導体チップの実装構造。
JP1188137A 1989-07-20 1989-07-20 半導体チップの実装構造 Pending JPH0352244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1188137A JPH0352244A (ja) 1989-07-20 1989-07-20 半導体チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1188137A JPH0352244A (ja) 1989-07-20 1989-07-20 半導体チップの実装構造

Publications (1)

Publication Number Publication Date
JPH0352244A true JPH0352244A (ja) 1991-03-06

Family

ID=16218389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1188137A Pending JPH0352244A (ja) 1989-07-20 1989-07-20 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JPH0352244A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020095232A (ja) * 2018-12-12 2020-06-18 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020095232A (ja) * 2018-12-12 2020-06-18 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置およびその製造方法

Similar Documents

Publication Publication Date Title
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
EP0645805B1 (en) Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US7663251B2 (en) Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
CA1266725A (en) Integrated circuit chips mounting and packaging assembly
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH0373559A (ja) 半導体装置及びその製造方法
US20020109216A1 (en) Integrated electronic device and integration method
JPH0727924B2 (ja) 実装体の製造方法
US7129587B2 (en) Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
US6208022B1 (en) Electronic-circuit assembly
JPH0352244A (ja) 半導体チップの実装構造
KR940027134A (ko) 반도체집적회로장치의 제조방법
US6194780B1 (en) Tape automated bonding method and bonded structure
JPH0863567A (ja) Icカード用モジュール
JPH06334070A (ja) 混成集積回路装置
JPS63284831A (ja) 混成集積回路の製造方法
JPH06163746A (ja) 混成集積回路装置
JPS6313337A (ja) 半導体素子の実装方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2705658B2 (ja) 電子デバイス組立体およびその製造方法
JP2798861B2 (ja) 混成集積回路装置
JPS5814610Y2 (ja) 半導体装置
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材