JPH0352389A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は固体撮像素子に関し、出力信号のノイズを低減
させるためのリセットゲート部を有する固体撮像素子に
関ナる。

［従来の技術］ 第５図は従来の固体撮像素子のリセットゲート部を示す
縦断面図である。

第５図に示すように、半導体基板ｌ１の表面にはソース
領域１２及びドレイン領域１３が選択的に形成されてい
る。この半導体基板ｌ１の表面上にはゲート絶縁［１５
が形成されている。リセットゲート電極１６はソース領
域１２及びドレイン領域１３の間の半導体基板表面上の
ゲート絶縁膜１５上に一様の厚さで形成されており、リ
セットゲート電極１６の表面は絶縁膜により被覆されて
いる。このように構成されるＭＯＳ型トランジスタにお
いては、チャネル領域１４がリセットゲート電極１６の
直下域の半導体基板１１の表面、即ちソース領域１２及
びドレイン領域１３の間の半導体基板１１の表面に形成
される。このため、チャネル領域１４は、リセットゲー
ト電極１Ｂに電圧を印加することにより、ソース領域１
２とドレイン領域１３とを電気的に接続するスイッチと
して機能する。

また、このように構成される従来の固体撮像素子のリセ
ットゲート部においては、ソース領域１２が固体撮像素
子の出力部に接続され、ドレイン領域１３が電源に接続
されており、リセットゲート電極１６に所定の電位を印
加してチャネル領域１４をオン状態にすることにより、
固体撮像素子内に蓄積される電荷をリセットすることが
できる。

その後、チャネル領域１４をオフ状態にすることにより
リセットを完了する。

第６図はリセット完了時におけるリセットゲート郎内の
電荷分布を示す模式図である。第６図に示すように、オ
ン状態にてチャネル領域１４内に誘起されたチャネル電
荷１４ａは、オフ状態になると、ソース領域１２及びＦ
レイン領域１３に夫々ソース電荷１２ａ及びドレイン電
荷１３ａとして分配される。

第７図は従来のリセット装置を実装した固体撮像素子の
構造を増幅回路Ａの回路図と共に示す模式図である。第
７図に示すよろに、Ｐ型の半導体基板２０の表面にはＮ
０型のドレイン領域２３及びソース領域２４が選択的に
形成されている。リセットゲート電極２５はソース領域
２４とドレイン領域２３との間の半導体基板２０の表面
上に絶縁膜（図示せず）を介して形成されている。Ｎ−
型のチャネル領域２２はリセットゲート電極２５の直下
域の半導体基板の表面、即ちソース領域２４及びドレイ
ン領域２３の間の半導体基板の表面に形成され、リセッ
トゲート電極２５の電位の変化によりソース領域２４と
ドレイン領域２３とを電気的に接続するスイッチとして
機能する。そして、ドレイン領域２３は電源ＶＲＤに接
続されている。

また、Ｐ型の半導体基板２０の表面にはＮ一型領域２１
が形成されており、Ｎ一型領域２１とソース領域２４と
は電気的に接続されている。ゲート電極２８．２７はＮ
一型領域２１上に絶縁膜（図示せず）を介して形成され
ており、ゲート電極２　６．　２　７間＋７）Ｎ−　型
ｆｉｉ域２　ｉ上ニハ絶縁ｗＸ（図示せず）を介して転
送電極２８が形成されている。

これにより、Ｐ型半導体基板上のＮ一型領域２Ｉには固
体画像素子として所定のＣＯＤが形成されている。

一方、ソース領域２４は増幅回路Ａの入力端に接続され
ている。この増幅回路Ａにおいては、電源ＶＤＤと接地
ＧＮＤとの間に、ＭＯＳトランジスタＴ−−ＴＱの直列
体及びＭＯＳ｝ランジスタＴ＝Ｉ，Ｔ４の直列体が並列
に接続されている。ＭＯＳトランジスタＴ，のゲート電
極は増幅回路Ａの入力端を構成する．ＭＯＳ｝ランジス
タＴｌｌＴ２のドレイン電極はＭＯＳ｝ランジスタＴ３
のゲート電極に共通接続されている。ＭＯＳ｝ランジス
タＴａ−Ｔａのゲート電極はバイアス端子■１に共通接
続されており、このバイアス端子！，は外部からバイア
ス電圧を印加されているため、ＭＯＳ｝ランジスタＴ＊
　−　Ｔ４は半導通状態にある。そして、ＭＯＳトラン
ジスタＴ３ＩＴ４のドレイン電極が出力端と接続されて
いる。従って、この増幅回路Ａの入力端から人力される
入力信号は増幅回路Ａにより増幅されて出力端より出力
される。

このように構成された固体撮像素子においては、Ｎ一型
領域２１内に蓄積された信号電荷はゲート電極２８．２
７及び転送電極２８に外部から与えられるパルスにより
順次転送される。そして、この信号電荷はソース領域２
４から信号電圧として増幅回路Ａに入力され、増幅され
て出力される。

しかしながら、この種の固体撮像素子内には電荷が残留
するため、リセットゲート電極２５に電圧を印加してチ
ャネル領域２２をオン状態にすることにより固体撮像素
子内の電荷をリセットする。

これにより、固体撮像素子の出力信号にノイズが発生す
ることを抑制している。

［発明が解決しようとする課題コ しかしながら、従来のリセットゲート部を有する固体撮
像素子においては、第６図に示すように、チャネル領域
１４内に誘起されたチャネル電荷１４ａが、リセット後
に、ソース領域１２内にも多量に導入されてしまう。こ
のため、第８図に示すように、固体撞像素子の出力信号
の波形に、ソース電荷１２ａに起因する大きなノイズｎ
が発生するという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
ノイズの発生が抑制され、出力信号の感度が優れた固体
撮像素子を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る固体撮像素子は、半導体基板表面に形成さ
れるソース領域及びドレイン領域と、このソース領域及
びトレイン領域間の半導体基板上に絶縁膜を介して形成
されるリセットゲート電極とを有する固体撮像素子にお
いて、前記リセットゲート電極下のチャネルポテンシャ
ルは前記ドレイン領域側に比して前記ソース領域側の方
が浅いことを特徴とする。

［作用］ 本発明においては、固体撮像素子のリセットゲート電極
下のチャネルポテンシャルが、ドレイン領域側に比して
ソース領域側の方が浅くなるように形成されている。こ
のため、この電極下での電荷の移動方向を構造的にドレ
イン領域側に方向づけることかできるので、固体撮像素
子のリセット時に、ソース領域に電荷が導入されること
を抑制できる。従って、この電荷が固体撮像素子の出力
信号に混入することが抑制され、出力信号に発生するノ
イズを低減することができる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例に係る固体撮像素子のリ
セットゲート部を示す断面図である。第１図に示すよう
に、半導体基板１の表面にはソース領域２及びドレイン
領域３が選択的に形成されている。この半導体基板１の
全面にはゲート絶縁Ｍ５が形成されており、このゲート
絶縁［Ｉ５は、ソース領域２とドレイン領域３との間の
基板表面上において、ドレイン領域３側の略半分の領域
よりもソース領域２側の略半分の領域の方が厚くなるよ
うに形成されている。リセットゲート電極６はソース領
域２とドレイン領域３との間の基板上のゲート絶縁膜５
上に一様の厚さで形成されており、リセットゲート電極
６の表面は絶縁膜により被覆されている。また、チャネ
ル領域４はリセットゲート電極６の直下域の半導体基板
表面、即ちソース領域２とドレイン領域との間の半導体
基板表面に形成される。

このように構成されたリセットゲート部を実装する固体
撮像素子においては、ソース領域２は固体撮像素子の出
力部に接続され、ドレイン領域３は電源に接続される。

従って、固体撮像素子内に電荷が残留する場合に、リセ
ットゲート電極６に所定の電位を印加してチャネル領域
４をオン状態にすることにより、固体撮像素子内に蓄積
される電荷をリセットすることができる。その後、チャ
ネル領域４をオフ状態にすることによりリセットを完了
する。

第２図は本発明の第１の実施例に係る固体撮像素子のリ
セット完了時におけるリセットゲート部内の電荷分布を
示す模式図である。第２図に示すように、オン状態にて
チャネル領域４内に誘起されたチャネル電荷４ａは、オ
フ状態になるとソース電荷２ａ及びドレイン電荷３ａと
してソース領域２及びドレイン領域３に分配される。し
かしながら、チャネル領域４上のゲート絶縁膜５がソー
ス領域２側において厚く形成されているため、リセ，ト
ゲート電極ｅ下のチャネルポテンシャルがソース領域．
２側において浅くなるので、ソース領域２に対する電荷
の導入は著しく抑制されている。

従って、第３図に本発明の第ｌの実施例に係る固体撮像
素子の出力信号を示すよろに、本実施例の場合は出力信
号に発生するノイズＮが従来よりも極めて低減される。

第４図は本発明の第２の実施例に係る固体撮像素子のリ
セットゲート部を示す断面図である。第４図に示すよう
に、半導体基板１１の表面にはソース領域１２及びドレ
イン領域ｌ３が選択的に形成されている。この半導体基
板１の表面上にはゲート絶縁Ｍ１０が形成される。リセ
ットゲート電極９はソース領域２及びドレイン領域３の
間の半導体基板１の表面上のゲート絶縁ｇｔｏ上に一様
の厚さで形成されており、リセットゲート電極９の表面
は絶縁膜により被覆されている。チャネル領域８は、第
１の実施例と同様に、リセットゲート電極９の直下域の
半導体基板１の表面に形成される。そして、本実施例に
おいては、ソース領域２側の略半分のチャネル領域８の
表面にイオン注入層７が設けられている。このため、こ
の部分は導電型の不純物濃度が低下し、チャネルポテン
シャルが浅くなる。

従って、本実施例においても、第１の実施例と同様の効
果が得られる。また、第１の実施例においては、窒化膜
成長、フォトリングラフィ、窒化膜エッチング、酸化及
び窒化膜エッチングの５工程によりチャネル領域４のポ
テンシャルを浅く形成しているのに対し、本実施例にお
いては、フォトリングラフィ及びイオン注入工程だけで
イオン注入層７を形成できるため、製造が容易である。

［発明の効果］ 以上説明したように本発明によれば、固体撮像素子のリ
セットゲート電極下のチャネルポテンシャルをドレイン
領域側に比してソース領域側の方が浅くするよウに形成
したから、固体撮像素子のリセット時にソース領域に導
入される電荷量を低減することができる。このため、固
体撮像素子の出力信号に発生するノイズを低減すること
ができ、出力信号の感度が向上すると共に、低照度時に
おいてもちらつきの発生を防止することができるという
効果を奏する。

【図面の簡単な説明】 第ｌ図は本発明の第１の実施例に係る固体撮像素子のリ
セットゲート部を示す断面図、第２図は本発明の第１の
実施例に係る固体撮像素子のリセット完了時におけるリ
セットゲート部内の電荷分布を示す模式図、第３図は本
発明の第１の実施例に係る固体撮像素子の出力信号を示
す波形図、第４図は本発明の第２の実施例に係る固体撮
像素子のリセットゲート部を示す断面図、第５図は従来
の固体撮像素子のリセットゲート部を示す断面図、第６
図は従来の固体撮像素子のリセット完了時におけるリセ
ットゲート部内の電荷分布を示す模式図、第７図は従来
のリセットゲート部を実装する固体撮像素子の構造を増
幅器の回路図と共に示す模式図、第８図は従来の固体撮
像素子の出力信号を示す波形図である。 １．１１．２０；半導体基板、２，１２，２４；ソース
領域、２ａ＋　　１２ａ：ソース電荷、３，１３．２３
；　ドレイン領域、３　ａ　．１　３　ａ　：　ドレイ
ン電荷、４，８，１４，２２；チャネル領域、４ａ＋　
　１４ａ：チャネル電荷、５．１０．１５；ゲート絶縁
膜、６，θ，１８，２５；リセットゲート電極、７；イ
オン注入層、２１Ｎ一型領域、２Ｂ，２７；ゲート電極
、２８；転送電極、ｎｌＮ；ノイズ、Ｔ．，Ｔ２＋　Ｔ
．．Ｔ４　；ＭＯＳ｝ランジスタ、Ｉｓ；パイ７ス端子
、ＶＤＤＩ　Ｖｌ？ｏ；電源、ＧＮＤ　；接地

Claims (1)

【特許請求の範囲】
1. （１）半導体基板表面に形成されるソース領域及びドレ
   イン領域と、このソース領域及びドレイン領域間の半導
   体基板上に絶縁膜を介して形成されるリセットゲート電
   極とを有する固体撮像素子において、前記リセットゲー
   ト電極下のチャネルポテンシャルは前記ドレイン領域側
   に比して前記ソース領域側の方が浅いことを特徴とする
   固体撮像素子。