JPH0352472A - ビデオカメラ装置 - Google Patents
ビデオカメラ装置Info
- Publication number
- JPH0352472A JPH0352472A JP1187866A JP18786689A JPH0352472A JP H0352472 A JPH0352472 A JP H0352472A JP 1187866 A JP1187866 A JP 1187866A JP 18786689 A JP18786689 A JP 18786689A JP H0352472 A JPH0352472 A JP H0352472A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference clock
- circuit
- generation circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオカメラεヘリカルスキャン方式のVTR
とを一体的に組込んだビデオカメラ装置に関するもので
、特に前記VTRからの再生信号の時間紬変効を補正す
る時間軸変効装置に特徴を有するものである。
とを一体的に組込んだビデオカメラ装置に関するもので
、特に前記VTRからの再生信号の時間紬変効を補正す
る時間軸変効装置に特徴を有するものである。
従来の技術
ヘリカルスキャン方式のVTRにおいて、ビデオ信号を
再生する場合、記録されているテープの延び、回転シリ
ンダ回転ヘッドの回転むら等により、通常再生ビデオ信
号は時間軸が変動している。このため、再生ビデオ信号
の時間軸変動を除去するため時間軸補正装置が必要とな
る。
再生する場合、記録されているテープの延び、回転シリ
ンダ回転ヘッドの回転むら等により、通常再生ビデオ信
号は時間軸が変動している。このため、再生ビデオ信号
の時間軸変動を除去するため時間軸補正装置が必要とな
る。
第2図は、上記時間軸補正装置の一例を示すブロック図
で、1はアナログ信号をディジタル信号に変換する回路
(以下A/D乏略す)、2はメモリ、3はディジタル信
号をアナログ信号に変換する回路(以下D/Aと略す)
、4は同期分離回路、5は同期信号に追従したクロック
を発生するPLL回路、6は書き込みアドレス発生回路
、7は読みだしアドレス発生回路、8は基準となるクロ
ックを発生するクロック発生回路(以下VCOと略す)
である。
で、1はアナログ信号をディジタル信号に変換する回路
(以下A/D乏略す)、2はメモリ、3はディジタル信
号をアナログ信号に変換する回路(以下D/Aと略す)
、4は同期分離回路、5は同期信号に追従したクロック
を発生するPLL回路、6は書き込みアドレス発生回路
、7は読みだしアドレス発生回路、8は基準となるクロ
ックを発生するクロック発生回路(以下VCOと略す)
である。
以上のように構威された時間軸補正装置において、同期
分離回路4によって再生ビデオ信号より同期信号を取り
出し、該同期信号に追従したクロック(再生クロックと
呼ぶ)をPLL回路5で発生し、再生ビデオ信号は再生
クロックによってA/D1でディジタル値に変換され、
さらに、書き込みアドレス発生回路6によって得られる
アドレス信号で制御されてメモリ2に書き込まれる。
分離回路4によって再生ビデオ信号より同期信号を取り
出し、該同期信号に追従したクロック(再生クロックと
呼ぶ)をPLL回路5で発生し、再生ビデオ信号は再生
クロックによってA/D1でディジタル値に変換され、
さらに、書き込みアドレス発生回路6によって得られる
アドレス信号で制御されてメモリ2に書き込まれる。
メモリ2に書き込まれた再生ビデオ信号は、vcosに
よって発生される基準となるクロック(基準クロックと
呼ぶ)を使って、読みだしアドレス発生回路7によって
得られるアドレス信号で制御されて読みだされ、さらに
、D/A3で元のアナログ値に変換される。
よって発生される基準となるクロック(基準クロックと
呼ぶ)を使って、読みだしアドレス発生回路7によって
得られるアドレス信号で制御されて読みだされ、さらに
、D/A3で元のアナログ値に変換される。
上記の時間軸補正装置では、メモリ2の書き込みアドレ
ス信号が、時間軸変動成分を持つ再生ビデオ信号の同期
信号より形成されているため、メモリ2に書き込まれた
状態では時間軸変動成分が打ち消されたものとなり、こ
れを安定なクロックによって形成される読みだしアドレ
ス信号で出力することにより、時間軸変動成分のない再
生ビデオ信号が得られる。
ス信号が、時間軸変動成分を持つ再生ビデオ信号の同期
信号より形成されているため、メモリ2に書き込まれた
状態では時間軸変動成分が打ち消されたものとなり、こ
れを安定なクロックによって形成される読みだしアドレ
ス信号で出力することにより、時間軸変動成分のない再
生ビデオ信号が得られる。
発明が解決しようとする課題
しかしながら、上記のような構成では、ビデオカメラに
搭載しようとした場合、回路が複雑になり、又メモリも
大きくなるという問題点を有していた。
搭載しようとした場合、回路が複雑になり、又メモリも
大きくなるという問題点を有していた。
本発明はかかる点に鑑み、メモリ容量が小さく、また回
路の簡単な時間軸補正装置を含むビデオカメラ装置を提
供することを目的とする。
路の簡単な時間軸補正装置を含むビデオカメラ装置を提
供することを目的とする。
課題を解決するための手段
本発明は、再生ビデオ信号中の同期信号のジッタ分に追
従したクロックによって再生ビデオ信号をメモリに書き
込み、固体撮像素子を制御する基準クロックによってメ
モリ内容を読み出す時間軸補正装置と、上記固体撮像素
子を制御する基準クロックによって回転シリンダを制御
するサーボ制御装置を備えたビデオカメラ装置を特徴と
するものである。
従したクロックによって再生ビデオ信号をメモリに書き
込み、固体撮像素子を制御する基準クロックによってメ
モリ内容を読み出す時間軸補正装置と、上記固体撮像素
子を制御する基準クロックによって回転シリンダを制御
するサーボ制御装置を備えたビデオカメラ装置を特徴と
するものである。
作用
本発明は前記した構成により、固体撮像素子を制御する
基準クロックを用いてメモリ内容を読み出すことにより
、読みだし側の基準クロック発生回路が不要となり、さ
らに、該基準クロックを用いて回転シリンダの制御を行
うことにより、メモリ容量が回転シリンダの制御範囲内
でおさまることで小さくなる。
基準クロックを用いてメモリ内容を読み出すことにより
、読みだし側の基準クロック発生回路が不要となり、さ
らに、該基準クロックを用いて回転シリンダの制御を行
うことにより、メモリ容量が回転シリンダの制御範囲内
でおさまることで小さくなる。
実施例
第1図は本発明の実施例における時間軸補正装置を含む
ビデオカメラ装置の簡単なブロック図を示すものである
。第1図において、10は回転シリンダを含むテープ再
生系、11は再生アンプ、12はYC分離回路、13は
DOC (ドロップアウト訂正)、リミッタ等を含む輝
度信号のFM復調回路、14はAGC (.自動振幅調
整)等を含む色信号の周波数変換回路、15は色信号を
色差信号に分離する色差分離回路、16は色信号よりバ
ースト信号を抜き出すバースト分離回路、17は輝度信
号より同期信号を抜き出す同期分離回路、18はA/D
,19は時間軸補正用メモリ、20はD/A,21は書
き込みアドレス発生回路、22は読みだしアドレス発生
回路、23はPLL,24はCCD制御用の基準クロッ
ク発生vCO、25はCOD制御パルス発生回路、26
はCCD (固体撮像素子)、27はCOD出力信号処
理回路、28は再生ビデオ信号とCOD出力信号の処理
回路、29は回転シリンダのサーボ制御回路である。
ビデオカメラ装置の簡単なブロック図を示すものである
。第1図において、10は回転シリンダを含むテープ再
生系、11は再生アンプ、12はYC分離回路、13は
DOC (ドロップアウト訂正)、リミッタ等を含む輝
度信号のFM復調回路、14はAGC (.自動振幅調
整)等を含む色信号の周波数変換回路、15は色信号を
色差信号に分離する色差分離回路、16は色信号よりバ
ースト信号を抜き出すバースト分離回路、17は輝度信
号より同期信号を抜き出す同期分離回路、18はA/D
,19は時間軸補正用メモリ、20はD/A,21は書
き込みアドレス発生回路、22は読みだしアドレス発生
回路、23はPLL,24はCCD制御用の基準クロッ
ク発生vCO、25はCOD制御パルス発生回路、26
はCCD (固体撮像素子)、27はCOD出力信号処
理回路、28は再生ビデオ信号とCOD出力信号の処理
回路、29は回転シリンダのサーボ制御回路である。
以上のように構成された本実施例のビデオカメラ装置に
ついて、以下その動作を説明する。記録されているテー
プより再生ビデオ信号を得る場合に、再生ビデオ信号が
再生アンプ11で増幅された後、YC分離回路12でF
M変調輝度信号と低域変換色信号に分離され、そのうち
FM変調輝度信号はFM復調回路13で輝度信号に復調
され、低域変換色信号は周波数変換回路14を通って搬
送色信号に変換される。その際に、輝度信号より同期信
号成分を同期分離回路17で分離し、搬送色信号よりバ
ースト信号成分をバースト分離回路16で分離する。さ
らに、搬送色信号は色差変換回路15によって色差信号
に変換された後、輝度信号と共にA/D変換され、時間
軸補正用メモリ19に書き込まれる。その際、同期分離
回路17より得られる同期信号成分に追従する再生クロ
ックをPLL23で発生L、該再生クロックを用いて書
き込みアドレス発生回路21でメモリ19の書き込みア
ドレス制御を行う。また、基準クロック発生回路24で
CCDを制御するための基準クロツクを発生し、該基準
クDツクを用いて、COD制御パルス発生回路25で1
−{ V方向のCOD制御パルスを発生し、CCDを制
御すると共に、■信号により、回転シリンダをサーボ回
路29で制御する。次に、時間軸補正用メモリ19に書
き込まれた再生ビデオ信号は、基準クロックを用いて読
みだしアドレス発生回路22で読みだし制御を行い、D
/A変換されて出力信号が取り8jされる。
ついて、以下その動作を説明する。記録されているテー
プより再生ビデオ信号を得る場合に、再生ビデオ信号が
再生アンプ11で増幅された後、YC分離回路12でF
M変調輝度信号と低域変換色信号に分離され、そのうち
FM変調輝度信号はFM復調回路13で輝度信号に復調
され、低域変換色信号は周波数変換回路14を通って搬
送色信号に変換される。その際に、輝度信号より同期信
号成分を同期分離回路17で分離し、搬送色信号よりバ
ースト信号成分をバースト分離回路16で分離する。さ
らに、搬送色信号は色差変換回路15によって色差信号
に変換された後、輝度信号と共にA/D変換され、時間
軸補正用メモリ19に書き込まれる。その際、同期分離
回路17より得られる同期信号成分に追従する再生クロ
ックをPLL23で発生L、該再生クロックを用いて書
き込みアドレス発生回路21でメモリ19の書き込みア
ドレス制御を行う。また、基準クロック発生回路24で
CCDを制御するための基準クロツクを発生し、該基準
クDツクを用いて、COD制御パルス発生回路25で1
−{ V方向のCOD制御パルスを発生し、CCDを制
御すると共に、■信号により、回転シリンダをサーボ回
路29で制御する。次に、時間軸補正用メモリ19に書
き込まれた再生ビデオ信号は、基準クロックを用いて読
みだしアドレス発生回路22で読みだし制御を行い、D
/A変換されて出力信号が取り8jされる。
以上のように本実施例によれば、時間軸補正装置におけ
る読みだしアドレスを制御するための基準クロックをC
OD制御用のクロックを用いることにより、時間軸変動
が除かれると共に、従来の時間軸補正装置に含まれる基
準クロック発生回路が不要となり、さらに、CCD制御
用の■信号で回転シリンダを制御するため、回転シリン
ダ制御たメモリ読みだし制御の基準となるクロツクが同
一であることより、時間軸補正範囲が小さくて済むため
、時間軸補正用メモリ容量が小さくて済む。いうまでも
な<PLL23から得られる再生クロックとVCO24
から得られる基準クロックは時間軸変動による違いはあ
るものの同一周波数である。
る読みだしアドレスを制御するための基準クロックをC
OD制御用のクロックを用いることにより、時間軸変動
が除かれると共に、従来の時間軸補正装置に含まれる基
準クロック発生回路が不要となり、さらに、CCD制御
用の■信号で回転シリンダを制御するため、回転シリン
ダ制御たメモリ読みだし制御の基準となるクロツクが同
一であることより、時間軸補正範囲が小さくて済むため
、時間軸補正用メモリ容量が小さくて済む。いうまでも
な<PLL23から得られる再生クロックとVCO24
から得られる基準クロックは時間軸変動による違いはあ
るものの同一周波数である。
なお、本実施例に示すような時間軸補正装置をビデオカ
メラに搭載することにより、例えばCODから得られる
ビデオ償号と、記録テープから得られる再生ビデオ信号
を処理回路28によって合成すれば、動画と動画の合成
が可能となり、さらに、時間軸補正用メモリの後にフィ
ールドメモリなどを用いて特殊効果をもたせれば編集機
能付のビデオカメラとなる。
メラに搭載することにより、例えばCODから得られる
ビデオ償号と、記録テープから得られる再生ビデオ信号
を処理回路28によって合成すれば、動画と動画の合成
が可能となり、さらに、時間軸補正用メモリの後にフィ
ールドメモリなどを用いて特殊効果をもたせれば編集機
能付のビデオカメラとなる。
発明の効果
以」二説明したように本発明によれば、時間軸補正範囲
が小さくて済み、基準クロック発生回路の不要な時間軸
補正装置が構成でき、その実用的効果は大きい。
が小さくて済み、基準クロック発生回路の不要な時間軸
補正装置が構成でき、その実用的効果は大きい。
第1図は本発明における〜実施例のビデオカメラ装置の
ブロック図、第2図は従来の時間軸補正装置のブロック
図である。 10・・・・・・テープ再生系、11・・・・・・再生
アンプ、12・・・・・・YC分離回路、13・・・・
・・輝度信号のFM復調回路、14・・・・・・色信号
の周波数変換回路、15・・・・・・色差分離回路、1
6・・・・・・バースト分離回路、】7・・・・・・同
期分離回路、18・・・・・・A/D,19・・・・・
・時間軸補正用メモリ、20・・・・・・D/A,2」
・・・・・・書き込みアドレス発生回路、22・・・・
・・読みだしアドレス発生回路、23・・・・・・PL
L,24・・・・・・基準クロック発生VC0,25・
・・・・・CCD制御パルス発生回路、26・・・・・
・CCD,27・・・・・・CCD出力信号処理回路、
28・・・・・・再生ビデオ信号とCOD出力信号の処
理回路、29・・・・・・回転シリンダのサーボ制御回
路。
ブロック図、第2図は従来の時間軸補正装置のブロック
図である。 10・・・・・・テープ再生系、11・・・・・・再生
アンプ、12・・・・・・YC分離回路、13・・・・
・・輝度信号のFM復調回路、14・・・・・・色信号
の周波数変換回路、15・・・・・・色差分離回路、1
6・・・・・・バースト分離回路、】7・・・・・・同
期分離回路、18・・・・・・A/D,19・・・・・
・時間軸補正用メモリ、20・・・・・・D/A,2」
・・・・・・書き込みアドレス発生回路、22・・・・
・・読みだしアドレス発生回路、23・・・・・・PL
L,24・・・・・・基準クロック発生VC0,25・
・・・・・CCD制御パルス発生回路、26・・・・・
・CCD,27・・・・・・CCD出力信号処理回路、
28・・・・・・再生ビデオ信号とCOD出力信号の処
理回路、29・・・・・・回転シリンダのサーボ制御回
路。
Claims (1)
- テープ上に記録されたビデオ信号を回転ヘッドによって
、その再生ビデオ信号中の同期信号に追従したクロック
によって上記再生ビデオ信号をメモリに書き込み、固体
撮像素子を制御する基準クロックによって上記メモリ内
容を読み出す時間軸補正装置と、上記固体撮像素子を制
御する基準クロックによって上記回転ヘッドの回転位相
を制御するサーボ制御装置を備えたことを特徴とするビ
デオカメラ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187866A JPH0352472A (ja) | 1989-07-20 | 1989-07-20 | ビデオカメラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187866A JPH0352472A (ja) | 1989-07-20 | 1989-07-20 | ビデオカメラ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352472A true JPH0352472A (ja) | 1991-03-06 |
Family
ID=16213588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187866A Pending JPH0352472A (ja) | 1989-07-20 | 1989-07-20 | ビデオカメラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352472A (ja) |
-
1989
- 1989-07-20 JP JP1187866A patent/JPH0352472A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0352472A (ja) | ビデオカメラ装置 | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| US5594553A (en) | Video signal recording and reproducing apparatus using signal modification to remove jitter | |
| JP3205580B2 (ja) | ビデオ信号再生装置 | |
| CN1033781C (zh) | 时基误差校正器基准信号的记录/重放电路 | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| JP3231463B2 (ja) | 画像信号の再生装置 | |
| JP3143463B2 (ja) | 画像処理装置 | |
| JP2502613B2 (ja) | 時間軸誤差補正装置 | |
| JP2649917B2 (ja) | 回転ヘツド型再生装置 | |
| JP3484928B2 (ja) | 映像信号記録再生装置 | |
| JPH0556391A (ja) | スチルビデオ装置 | |
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JPS623590A (ja) | カラ−映像信号再生装置 | |
| JP2974364B2 (ja) | 磁気記録再生装置 | |
| JP3250908B2 (ja) | スチルビデオ再生装置 | |
| JP2889403B2 (ja) | 磁気記録再生装置 | |
| JP2832902B2 (ja) | ビデオ信号再生装置 | |
| JPH0213519B2 (ja) | ||
| JPH0556392A (ja) | スチルビデオ装置 | |
| JPH03280680A (ja) | 時間軸誤差補正装置 | |
| JPH03154493A (ja) | 画像信号記録再生システム | |
| JP2001054136A (ja) | 時間軸誤差補正回路 | |
| JPH03154495A (ja) | 画像信号記録再生システム | |
| JPH06150537A (ja) | スチルビデオ装置 |