JPH0353040U - - Google Patents

Info

Publication number
JPH0353040U
JPH0353040U JP11322889U JP11322889U JPH0353040U JP H0353040 U JPH0353040 U JP H0353040U JP 11322889 U JP11322889 U JP 11322889U JP 11322889 U JP11322889 U JP 11322889U JP H0353040 U JPH0353040 U JP H0353040U
Authority
JP
Japan
Prior art keywords
data
microprocessor
serial interface
strobe signal
parallel serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11322889U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11322889U priority Critical patent/JPH0353040U/ja
Publication of JPH0353040U publication Critical patent/JPH0353040U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【図面の簡単な説明】
第１図は、本考案の一実施例を示す構成ブロツ
ク図、第２図はカウンタに時間幅に応じたデータ
が揃つた後の動作を示すフローチヤート、第３図
はその動作を示すタイムチヤート、第４図は従来
のＡ／Ｄコンバータの一例を示す構成ブロツク図
である。 １……二重積分回路、２……コンパレータ、３
……ゲート回路、４……カウント、５……パラレ
ルシリアルインターフエイス（ＳＰＩ）、５０…
…シフトレジスタ、７……マイクロプロセツサ、
７１……ラツチストローブ信号出力手段、７２…
…メモリ手段、７３……比較手段。

Claims (1)

  1. 【実用新案登録請求の範囲】 カウンタに得られたデイジタル信号をラツチし
    、これをパラレルシリアルインターフエイスによ
    つてマイクロプロセツサに与えるようにしたＡ／
    Ｄコンバータにおいて、 前記パラレルシリアルインターフエイスを前記
    マイクロプロセツサから出力されるラツチストロ
    ーブ信号によりデータをマイクロプロセツサに送
    るように構成し、 前記マイクロプロセツサは、前記パラレルシリ
    アルインターフエイスに１ラツチデータに少なく
    とも２回ラツチストローブ信号を送るラツチスト
    ローブ信号出力手段と、 ラツチストローブ信号によつてパラレルシリア
    ルインターフエイスから得られた少なくとも２個
    のデータを比較する比較手段とを設け、 この比較手段で２個のデータが一致したとき当
    該データを利用するようにしたＡ／Ｄコンバータ
    。
JP11322889U 1989-09-27 1989-09-27 Pending JPH0353040U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11322889U JPH0353040U (ja) 1989-09-27 1989-09-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11322889U JPH0353040U (ja) 1989-09-27 1989-09-27

Publications (1)

Publication Number Publication Date
JPH0353040U true JPH0353040U (ja) 1991-05-22

Family

ID=31661647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11322889U Pending JPH0353040U (ja) 1989-09-27 1989-09-27

Country Status (1)

Country Link
JP (1) JPH0353040U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4931203A (ja) * 1972-07-11 1974-03-20
JPS558144A (en) * 1978-06-30 1980-01-21 Sanyo Electric Co Ltd Analog-digital conversion circuit
JPS63208930A (ja) * 1987-02-26 1988-08-30 Matsushita Electric Ind Co Ltd 端末装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4931203A (ja) * 1972-07-11 1974-03-20
JPS558144A (en) * 1978-06-30 1980-01-21 Sanyo Electric Co Ltd Analog-digital conversion circuit
JPS63208930A (ja) * 1987-02-26 1988-08-30 Matsushita Electric Ind Co Ltd 端末装置

Similar Documents

Publication Publication Date Title
JPH0353040U (ja)
JPS6128070U (ja) デイジタル周波数位相比較器
JPS6020695U (ja) 入力信号検出回路
JPS62103312U (ja)
JPH0298527U (ja)
JPH0374052U (ja)
JPS5984945U (ja) 信号伝送システムの入力回路
JPS58124895U (ja) アラ−ム信号保持回路
JPS63156124U (ja)
JPS62183201U (ja)
JPH044433U (ja)
JPS6068723U (ja) パルス幅フイルタ
JPH0469990U (ja)
JPS62201532U (ja)
JPS59194251U (ja) メ−タリレ−
JPS60649U (ja) マルチｃｐｕシステムの同期装置
JPS62167431U (ja)
JPH0196001U (ja)
JPS63169713U (ja)
JPH0382934U (ja)
JPS6427724U (ja)
JPH01173727U (ja)
JPS6393510U (ja)
JPS62164422U (ja)
JPS63110942U (ja)