JPH0353707A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0353707A JPH0353707A JP18960189A JP18960189A JPH0353707A JP H0353707 A JPH0353707 A JP H0353707A JP 18960189 A JP18960189 A JP 18960189A JP 18960189 A JP18960189 A JP 18960189A JP H0353707 A JPH0353707 A JP H0353707A
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- signal
- burst signal
- clock
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
衛星通信用のディジタル復調器に用いて好適な自動利得
制御回路に関し、 バースト信号入力時に入力信号レベルを短時間のうちに
所要レベルに収束させることができるようにすることを
目的とし、 少なくとも先頭部分に無変調波部分を有するバースト信
号について、これをベースバンドに周波数変換し、アナ
ログ／ディジタル変換し、得られたディジタル変換信号
と目標値との偏差情報をループフィルタに通し、このル
ープフィルタの出力に基づいて該バースト信号の振幅を
制御することにより、利得制御を自動的に行なう自動利
得制御回路において、該バースト信号の先頭部分におい
ては、それ以外の部分における該ループフィルタの動作
クロックよりも高速の動作クロックで該ループフィルタ
を動作させるように構戒する。
制御回路に関し、 バースト信号入力時に入力信号レベルを短時間のうちに
所要レベルに収束させることができるようにすることを
目的とし、 少なくとも先頭部分に無変調波部分を有するバースト信
号について、これをベースバンドに周波数変換し、アナ
ログ／ディジタル変換し、得られたディジタル変換信号
と目標値との偏差情報をループフィルタに通し、このル
ープフィルタの出力に基づいて該バースト信号の振幅を
制御することにより、利得制御を自動的に行なう自動利
得制御回路において、該バースト信号の先頭部分におい
ては、それ以外の部分における該ループフィルタの動作
クロックよりも高速の動作クロックで該ループフィルタ
を動作させるように構戒する。
［産業上の利用分野］
本発明は、衛星通信用のディジタル復調器に用いて好適
な自動利得制御回路に関する。
な自動利得制御回路に関する。
衛星通信においては、キャリア再生のために、バースト
信号の先頭部分に無変調波部分を挿入して通信を行ない
、この信号をディジタル復調器にて復調している。
信号の先頭部分に無変調波部分を挿入して通信を行ない
、この信号をディジタル復調器にて復調している。
そして、かかる衛星通信用の復調器では，伝送効率を高
くしたいとの要請が高く、従って上記の復調器が短い時
間で安定に動作することが要求されている。このために
、受信信号レベルについても短時間である目標のレベル
にする必要がある。
くしたいとの要請が高く、従って上記の復調器が短い時
間で安定に動作することが要求されている。このために
、受信信号レベルについても短時間である目標のレベル
にする必要がある。
［従来の技術］
従来より、衛星通信用のディジタル復調器には、第４図
に示すような自動利得制御回路が設けられており、この
自動利得制御回路では、先頭部分に無変調波部分を有す
るバースト信号について、これを周波数変換回路２（こ
の周波数変換回路２はミキサ回路２ｌと局部発振器２２
とをそなえている）で、ベースバンドに周波数変換し、
アナログ／ディジタル変換器（Ａ／Ｄ変換器）３にて、
Ａ／Ｄ変換し、偏差演算器４で、Ａ／Ｄ変換器３からの
ディジタル変換信号と目標値との偏差情報を得たのち、
この偏差情報をループフィルタ５に通し、更にこのルー
プフィルタ５の出力（制御信号）をディジタル／アナロ
グ変換器（Ｄ／Ａ変換器）６を介して可変減衰器↓へ供
給することにより、バースト信号の振幅を制御して、利
得制御を自動的に行なっている。
に示すような自動利得制御回路が設けられており、この
自動利得制御回路では、先頭部分に無変調波部分を有す
るバースト信号について、これを周波数変換回路２（こ
の周波数変換回路２はミキサ回路２ｌと局部発振器２２
とをそなえている）で、ベースバンドに周波数変換し、
アナログ／ディジタル変換器（Ａ／Ｄ変換器）３にて、
Ａ／Ｄ変換し、偏差演算器４で、Ａ／Ｄ変換器３からの
ディジタル変換信号と目標値との偏差情報を得たのち、
この偏差情報をループフィルタ５に通し、更にこのルー
プフィルタ５の出力（制御信号）をディジタル／アナロ
グ変換器（Ｄ／Ａ変換器）６を介して可変減衰器↓へ供
給することにより、バースト信号の振幅を制御して、利
得制御を自動的に行なっている。
なお、Ａ／Ｄ変換器３の出力は、図示しないキャリア再
生回路へ送出される。
生回路へ送出される。
また、Ａ／Ｄ変換器３の動作クロックは周波数が２ｆｓ
のタロックであり、ループフィルタ５の動作クロツクは
上記Ａ／Ｄ変換器３の動作クロツクよりも低速の周波数
ｆｓのものが使用される。
のタロックであり、ループフィルタ５の動作クロツクは
上記Ａ／Ｄ変換器３の動作クロツクよりも低速の周波数
ｆｓのものが使用される。
さらに、ループフィルタ５へ入力されている係数は、通
過帯域を設定する係数を意味している。
過帯域を設定する係数を意味している。
［発明が解決しようとする課題コ
しかしながら、このような従来゜の自動利得制御回路で
は、バースト信号の全ての部分（先頭の無変調波の部分
とそれ以降のデータの部分）について、シンボルレート
でこの自動利得制御回路を動作させているので、バース
ト信号入力時の信号レベルが急に変化する部分において
、所要のレベルに収束させるのに時間がかかるという問
題点がある。
は、バースト信号の全ての部分（先頭の無変調波の部分
とそれ以降のデータの部分）について、シンボルレート
でこの自動利得制御回路を動作させているので、バース
ト信号入力時の信号レベルが急に変化する部分において
、所要のレベルに収束させるのに時間がかかるという問
題点がある。
本発明は、このような問題点を解決しようとするもので
、バースト信号入力時に入力信号レベルを短時間のうち
に所要レベルに収束させることができるようにした、自
動利得制御回路を提供することを目的とする。
、バースト信号入力時に入力信号レベルを短時間のうち
に所要レベルに収束させることができるようにした、自
動利得制御回路を提供することを目的とする。
［課題を解決するための手段〕
第１図は本発明の原理ブロック図である。
この第１図において、ｌは可変減衰器で、この可変減衰
器ｌは、少なくとも先頭部分に烈変調波部分を有するバ
ースト信号の受信レベルを可変的に調整するもので、後
述のループフィルタ５からの信号に応じて、受信レベル
を調整できるようになっている。
器ｌは、少なくとも先頭部分に烈変調波部分を有するバ
ースト信号の受信レベルを可変的に調整するもので、後
述のループフィルタ５からの信号に応じて、受信レベル
を調整できるようになっている。
２は周波数変換回路で、この周波数変換回路２は、可変
減衰器１からの出力について周波数変換してベースバン
ドの信号にするものである。
減衰器１からの出力について周波数変換してベースバン
ドの信号にするものである。
３はＡ／Ｄ変換器で、このＡ／Ｄ変換器３は、周波数変
換回路２からのアナログのベースバンド信号をディジタ
ル信号に変換するものである。なお、このＡ／Ｄ変換器
３の動作クロックは、周波数がｎｆｓのクロックである
。
換回路２からのアナログのベースバンド信号をディジタ
ル信号に変換するものである。なお、このＡ／Ｄ変換器
３の動作クロックは、周波数がｎｆｓのクロックである
。
４は偏差演算器で、この偏差演算８４は、Ａ／Ｄ変換器
３からの振幅情報を有するディジタル出力と目標値とを
比較して両者間の偏差情報を出力するものである。
３からの振幅情報を有するディジタル出力と目標値とを
比較して両者間の偏差情報を出力するものである。
５はループフィルタで、このループフィルタ５は、ディ
ジタルタイプのフィルタであり、偏差演算器４からの偏
差情報をフィートバック情報として、この偏差情報に基
づき可変減衰器制御信号を出力するものである。
ジタルタイプのフィルタであり、偏差演算器４からの偏
差情報をフィートバック情報として、この偏差情報に基
づき可変減衰器制御信号を出力するものである。
６はＤ／Ａ変換器で、このＤ／Ａ変換器６は、ループフ
ィルタ５からのデイジタル信号をアナログ信号に変換す
るものである。
ィルタ５からのデイジタル信号をアナログ信号に変換す
るものである。
７はクロック切替回路で、このクロック切替回路７は、
ループフィルタ５の動作クロツクを２種選択的に切り替
えるもので、２種のクロツクとしては、周波数がｆｓの
ものとｍ ｆ ｓ（ｎ≧ｍ〉↓）のものとが使用される
。そして、このクロツク切替回路７は、受信信号として
のバースト信号の先頭部分においては、それ以外の部分
におけるループフィルタ５の動作クロック（周波数ｆｓ
）よりも高速の動作クロック（周波数ｍｆｓ）でループ
フィルタ５を動作させるように切り替わる。
ループフィルタ５の動作クロツクを２種選択的に切り替
えるもので、２種のクロツクとしては、周波数がｆｓの
ものとｍ ｆ ｓ（ｎ≧ｍ〉↓）のものとが使用される
。そして、このクロツク切替回路７は、受信信号として
のバースト信号の先頭部分においては、それ以外の部分
におけるループフィルタ５の動作クロック（周波数ｆｓ
）よりも高速の動作クロック（周波数ｍｆｓ）でループ
フィルタ５を動作させるように切り替わる。
８は係数設定回路で，この係数設定回路８は，ループフ
ィルタ５の帯域特性を複数設定しうるように、複数の係
数を設定しうるもので、この係数設定回路８は、バース
ト信号の先頭部分においては、それ以外の部分における
ループフィルタ５の通過帯域よりも広帯域となるよう、
係数を変更して、ループフィルタ５の帯域特性を変更で
きるようになっている。
ィルタ５の帯域特性を複数設定しうるように、複数の係
数を設定しうるもので、この係数設定回路８は、バース
ト信号の先頭部分においては、それ以外の部分における
ループフィルタ５の通過帯域よりも広帯域となるよう、
係数を変更して、ループフィルタ５の帯域特性を変更で
きるようになっている。
［作 用］
上述の本発明の自動利得制御回路では、少なくとも先頭
部分に無変調波部分を有するバースト信号について、こ
れを周波数変換回路２でベースバンドに周波数変換し、
Ａ／Ｄ変換器３でＡ／Ｄ変換し、得られたディジタル変
換信号と目標値との偏差情報をループフィルタ５に通し
、このループフィルタ５の出力を可変減衰器１へ供給す
ることにより，ループフィルタ５の出力に基づいてバー
スト信号の振幅を制御することにより、利得制御を自動
的に行なうが、バースト信号の先頭部分においては、ク
ロック切替回路７を切り替えて、それ以外の部分におけ
るループフィルタ５の動作クロックよりも高速の動作ク
ロツクでループフィルタ５を動作させる。
部分に無変調波部分を有するバースト信号について、こ
れを周波数変換回路２でベースバンドに周波数変換し、
Ａ／Ｄ変換器３でＡ／Ｄ変換し、得られたディジタル変
換信号と目標値との偏差情報をループフィルタ５に通し
、このループフィルタ５の出力を可変減衰器１へ供給す
ることにより，ループフィルタ５の出力に基づいてバー
スト信号の振幅を制御することにより、利得制御を自動
的に行なうが、バースト信号の先頭部分においては、ク
ロック切替回路７を切り替えて、それ以外の部分におけ
るループフィルタ５の動作クロックよりも高速の動作ク
ロツクでループフィルタ５を動作させる。
さらに、バースト信号の先頭部分においては、係数設定
回路８からの係数を変更して、それ以外の部分における
ループフィルタ５の通過帯域よりも広帯域となるよう、
ループフィルタ５の帯域特性を変更する。
回路８からの係数を変更して、それ以外の部分における
ループフィルタ５の通過帯域よりも広帯域となるよう、
ループフィルタ５の帯域特性を変更する。
［実施例コ
以下、図面を参熱して本発明の実施例を説明する。
第２図は本発明の一実施例を示すブロック図で、この第
２図に示す自動利得制御回路は、中小容量の衛星通信用
ディジタル復調器に使用されるバーストモデム用自動利
得制御回路であるが、この自動利得制御回路は、可変減
衰器１，周波数変換回路２，Ａ／Ｄ変換器３，デイジタ
ルフィルタ９，偏差演算器４，ループフィルタ５，Ｄ／
Ａ変換器６，クロツク切替回路７，係数設定回路８をそ
なえて構成されている。
２図に示す自動利得制御回路は、中小容量の衛星通信用
ディジタル復調器に使用されるバーストモデム用自動利
得制御回路であるが、この自動利得制御回路は、可変減
衰器１，周波数変換回路２，Ａ／Ｄ変換器３，デイジタ
ルフィルタ９，偏差演算器４，ループフィルタ５，Ｄ／
Ａ変換器６，クロツク切替回路７，係数設定回路８をそ
なえて構成されている。
ここで、可変減衰器工は，先頭部分にキャリア再生のた
めの無変調波部分（ＣＲプリアンプル）を有するバース
ト信号（この場合、このバースト信号はＩＦ信号として
入力される）の受信レベルを可変的に調整するもので、
後述のループフィルタ５からの制御信号に応じて、受信
レベルを調整できるようになっている。
めの無変調波部分（ＣＲプリアンプル）を有するバース
ト信号（この場合、このバースト信号はＩＦ信号として
入力される）の受信レベルを可変的に調整するもので、
後述のループフィルタ５からの制御信号に応じて、受信
レベルを調整できるようになっている。
周波数変換回路２は、可変減衰器工からの出力について
周波数変換してベースバンドの信号にするもので、ミキ
サ回路２ｌと局部発振器２２とをそなえている． Ａ／Ｄ変換器３は、周波数変換回路２からのアナログの
ベースバンド信号をデイジタル信号に変換するもので、
周波数が２ｆｓのクロックで動作する。
周波数変換してベースバンドの信号にするもので、ミキ
サ回路２ｌと局部発振器２２とをそなえている． Ａ／Ｄ変換器３は、周波数変換回路２からのアナログの
ベースバンド信号をデイジタル信号に変換するもので、
周波数が２ｆｓのクロックで動作する。
ディジタルフィルタ９は、雑音除去用のフィルタで、例
えばロールオフ率３２％のものが使用される。このディ
ジタルフィルタ９も周波数が２ｆｓのクロツクで動作す
る。なお、このデイジタルフィルタ９からの出力は、図
示しないキャリア再生回路へ送出されるとともに、減衰
量制御用フィードバック情報として使用される。
えばロールオフ率３２％のものが使用される。このディ
ジタルフィルタ９も周波数が２ｆｓのクロツクで動作す
る。なお、このデイジタルフィルタ９からの出力は、図
示しないキャリア再生回路へ送出されるとともに、減衰
量制御用フィードバック情報として使用される。
偏差演算器４は、ディジタルフィルタ９からの振幅情報
を有するディジタル出力と目標値とを比較して両者間の
偏差情報を出力するものである。
を有するディジタル出力と目標値とを比較して両者間の
偏差情報を出力するものである。
ループフィルタ５は、ディジタルタイプのフィルタで、
偏差演算器４からの偏差情報をフィードバック情報とし
て、この偏差情報に基づき可変減衰器制御信号を出力す
るものである。
偏差演算器４からの偏差情報をフィードバック情報とし
て、この偏差情報に基づき可変減衰器制御信号を出力す
るものである。
Ｄ／Ａ変換器６は、ループフィルタ５からのディジタル
信号をアナログ信号に変換するものである． クロック切替回路７は、ループフィルタ５の動作クロッ
クを２種選択的に切り替えるもので、２種のクロックと
しては、周波数がｆｓのものと２ｆｓのものとが使用さ
れる。そして、このクＯツク切替回路７は、ＣＲプリア
ンプル検出信号を受けて、バースト信号の先頭部分（Ｃ
Ｒプリアンプル）においては、それ以外の部分（データ
等の部分）におけるループフィルタ５の動作クロック（
周波数ｆｓ）よりも高速の動作クロック（周波数２ｆｓ
）でループフィルタ５を動作させるように切り替わる． 係数設定回路８は，ループフィルタ５の帯域特性を複数
（２〜４種）設定しうるように、複数の係数を設定しう
るもので、この係数設定回路８は、バースト信号の先頭
部分（ＣＲプリアンプル）においては、それ以外の部分
（データ等の部分）におけるループフィルタ５の通過帯
域よりも広帯域となるよう，係数を変更して、ループフ
ィルタ５の帯域特性を変更できるようになっている。
信号をアナログ信号に変換するものである． クロック切替回路７は、ループフィルタ５の動作クロッ
クを２種選択的に切り替えるもので、２種のクロックと
しては、周波数がｆｓのものと２ｆｓのものとが使用さ
れる。そして、このクＯツク切替回路７は、ＣＲプリア
ンプル検出信号を受けて、バースト信号の先頭部分（Ｃ
Ｒプリアンプル）においては、それ以外の部分（データ
等の部分）におけるループフィルタ５の動作クロック（
周波数ｆｓ）よりも高速の動作クロック（周波数２ｆｓ
）でループフィルタ５を動作させるように切り替わる． 係数設定回路８は，ループフィルタ５の帯域特性を複数
（２〜４種）設定しうるように、複数の係数を設定しう
るもので、この係数設定回路８は、バースト信号の先頭
部分（ＣＲプリアンプル）においては、それ以外の部分
（データ等の部分）におけるループフィルタ５の通過帯
域よりも広帯域となるよう，係数を変更して、ループフ
ィルタ５の帯域特性を変更できるようになっている。
すなわち、この係数設定回路８は、ＣＲプリアンプル検
出信号を受けた直後、即ちクロック切替回路７によって
高速クロツク（２ｆｓ）が選択された初期は、ロックの
引き込みを速やかに行なうため、ループフィルタ５の帯
域特性を広くするような係数を設定し、その後は段階的
にループフィルタ５の帯域特性を狭くしていくように，
係数を変更していく．のである。
出信号を受けた直後、即ちクロック切替回路７によって
高速クロツク（２ｆｓ）が選択された初期は、ロックの
引き込みを速やかに行なうため、ループフィルタ５の帯
域特性を広くするような係数を設定し、その後は段階的
にループフィルタ５の帯域特性を狭くしていくように，
係数を変更していく．のである。
なお、ＴＤＭＡ等を採用する衛星通信システムの場合，
送受信側で、共通の時計を有しているので、この時計を
基にＣＲプリアンプル検出信号を検出することが行なわ
れる。
送受信側で、共通の時計を有しているので、この時計を
基にＣＲプリアンプル検出信号を検出することが行なわ
れる。
上述の構成により、先頭部分に無変調波部分を有するバ
ースト信号を周波数変換回路２でベー スバンドに周波
数変換し、Ａ／Ｄ変換器３でＡ／Ｄ変換し、更にディジ
タルフィルタ９でろ波し、得られたディジタル変換信号
と目標値との偏差情報をループフィルタ５に通し、この
ループフィルタ５の出力をＤ／Ａ変換器６を介して可変
減衰器ｌへ供給することにより、ループフィルタ５の出
力に基づいてバースト信号の振幅を制御することにより
、利得制御を自動的に行なう。
ースト信号を周波数変換回路２でベー スバンドに周波
数変換し、Ａ／Ｄ変換器３でＡ／Ｄ変換し、更にディジ
タルフィルタ９でろ波し、得られたディジタル変換信号
と目標値との偏差情報をループフィルタ５に通し、この
ループフィルタ５の出力をＤ／Ａ変換器６を介して可変
減衰器ｌへ供給することにより、ループフィルタ５の出
力に基づいてバースト信号の振幅を制御することにより
、利得制御を自動的に行なう。
その際、バースト信号の先頭部分においては、クロック
切替回路７を切り替えて、それ以外の部分におけるルー
プフィルタ５の動作クロツクよりも高速の動作クロック
（シンボルレートより高速のクロック）でループフィル
タ５を動作させるとともに、同様にバースト信号の先頭
部分においては．係数設定回路８からの係数を変更して
、それ以外の部分におけるループフィルタ５の通過帯域
よりも広帯域となるよう、ループフィルタ５の帯域特性
を変更する． これにより、第３図（ａ）に示すように，バースト信号
入力時に入力信号レベルを短時間のうちに所要レベルに
収束させることができるのである。
切替回路７を切り替えて、それ以外の部分におけるルー
プフィルタ５の動作クロツクよりも高速の動作クロック
（シンボルレートより高速のクロック）でループフィル
タ５を動作させるとともに、同様にバースト信号の先頭
部分においては．係数設定回路８からの係数を変更して
、それ以外の部分におけるループフィルタ５の通過帯域
よりも広帯域となるよう、ループフィルタ５の帯域特性
を変更する． これにより、第３図（ａ）に示すように，バースト信号
入力時に入力信号レベルを短時間のうちに所要レベルに
収束させることができるのである。
なお、第３図（ｂ）はバースト信号の先頭部分において
も、低速の動作クロック（ｆｓ）でループフィルタ５を
動作させた場合の特性図で、これら第３図（ａ），（ｂ
）の両図を比較すれば、本自動利得制御回路による効果
は、一目瞭然である。
も、低速の動作クロック（ｆｓ）でループフィルタ５を
動作させた場合の特性図で、これら第３図（ａ），（ｂ
）の両図を比較すれば、本自動利得制御回路による効果
は、一目瞭然である。
また、上記の第３図（ａ）．（ｂ）において、制御コー
ドは、可変減衰器１への制御コードで、減衰量に相当し
、シンボル数はクロツクｆｓでサンプリングした数を表
わしている。
ドは、可変減衰器１への制御コードで、減衰量に相当し
、シンボル数はクロツクｆｓでサンプリングした数を表
わしている。
また、バースト信号の先頭部分において、係数を切り替
えることなく、それ以外の部分におけるループフィルタ
５の通過帯域と同様の狭い市域のままで動作させても，
従来のものより、収束性は改善される。しかし、好まし
くは、バースト信弓一の先頭部分においては、高速の動
作クロックでループフィルタ５を動作させるとともに、
バースト信号の先頭部分以外の部分におけるループフィ
ルタ５の通過帯域よりも広帯域となるよう、ループフィ
ルタ５の帯域特性も変更するのがよい。
えることなく、それ以外の部分におけるループフィルタ
５の通過帯域と同様の狭い市域のままで動作させても，
従来のものより、収束性は改善される。しかし、好まし
くは、バースト信弓一の先頭部分においては、高速の動
作クロックでループフィルタ５を動作させるとともに、
バースト信号の先頭部分以外の部分におけるループフィ
ルタ５の通過帯域よりも広帯域となるよう、ループフィ
ルタ５の帯域特性も変更するのがよい。
なお、可変減衰器１は、第２図に示すごとく周波数変換
回路２の入力側に設けてもよいが，更に周波数変換回路
２とＡ／Ｄ変換器３との間またはＡ／Ｄ変換器３とディ
ジタルフィルタ９との間またはディジタルフィルタ９の
出力側に設けてもよい。
回路２の入力側に設けてもよいが，更に周波数変換回路
２とＡ／Ｄ変換器３との間またはＡ／Ｄ変換器３とディ
ジタルフィルタ９との間またはディジタルフィルタ９の
出力側に設けてもよい。
［発明の効果］
以上詳述したように、請求項１に記載の本発明の自動利
得制御回路によれば、バースト信号の先頭部分において
は，それ以外の部分におけるループフィルタの動作クａ
ツクよりも高速の動作クロックでループフィルタを動作
させるので、バースト信号入力時に入力信号レベルを短
時間のうちに所要レベルに収束させることができる利点
がある．また、請求項２に記載の本発明の自動利得制御
回路では，バースト信号の先頭部分においては、それ以
外の部分におけるループフィルタの動作クロックよりも
高速の動作クロックでループフィルタを動作させるとと
もに、バースト信号の先頭部分以外の部分におけるルー
プフィルタの通過帯域よりも広帯域となるよう、ループ
フィルタの帯域特性を変更するので、バースト信号入力
時に入力信号レベルを更に短時間のうちに所要レベルに
収束させることができる利点がある。
得制御回路によれば、バースト信号の先頭部分において
は，それ以外の部分におけるループフィルタの動作クａ
ツクよりも高速の動作クロックでループフィルタを動作
させるので、バースト信号入力時に入力信号レベルを短
時間のうちに所要レベルに収束させることができる利点
がある．また、請求項２に記載の本発明の自動利得制御
回路では，バースト信号の先頭部分においては、それ以
外の部分におけるループフィルタの動作クロックよりも
高速の動作クロックでループフィルタを動作させるとと
もに、バースト信号の先頭部分以外の部分におけるルー
プフィルタの通過帯域よりも広帯域となるよう、ループ
フィルタの帯域特性を変更するので、バースト信号入力
時に入力信号レベルを更に短時間のうちに所要レベルに
収束させることができる利点がある。
第１図は本発明のｙＫ理ブロック図、
第２図は本発明の一実施例を示すブロック図、第３図（
ａ）は本自動利得制御回路による特性図、 第３図（ｂ）は従来例による特性図、 第４図は従来例を示すブロック図である。 図において、 ↓は可変減衰器、 ２は周波数変換回路、 ３はＡ／Ｄ変換器、 ４は偏差演算器、 ５はループフィルタ、 ６はＤ／Ａ変換器、 ７はクロック切替回路、 ８は係数設定回路、 ９はディジタルフィルタ、 ２１はミキサ回路、 ２２は局部発振器である。
ａ）は本自動利得制御回路による特性図、 第３図（ｂ）は従来例による特性図、 第４図は従来例を示すブロック図である。 図において、 ↓は可変減衰器、 ２は周波数変換回路、 ３はＡ／Ｄ変換器、 ４は偏差演算器、 ５はループフィルタ、 ６はＤ／Ａ変換器、 ７はクロック切替回路、 ８は係数設定回路、 ９はディジタルフィルタ、 ２１はミキサ回路、 ２２は局部発振器である。
Claims (2)
- （１）少なくとも先頭部分に無変調波部分を有するバー
スト信号について、これをベースバンドに周波数変換し
、アナログ／ディジタル変換し、得られたディジタル変
換信号と目標値との偏差情報をループフィルタ（５）に
通し、このループフィルタ（５）の出力に基づいて該バ
ースト信号の振幅を制御することにより、利得制御を自
動的に行なう自動利得制御回路において、 該バースト信号の先頭部分においては、それ以外の部分
における該ループフィルタ（５）の動作クロックよりも
高速の動作クロックで該ループフィルタ（５）を動作さ
せることを 特徴とする、自動利得制御回路。 - （２）該バースト信号の先頭部分においては、それ以外
の部分における該ループフィルタ（５）の通過帯域より
も広帯域となるよう、該ループフィルタ（５）の帯域特
性を変更することを特徴とする、請求項１記載の自動利
得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18960189A JPH0810809B2 (ja) | 1989-07-21 | 1989-07-21 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18960189A JPH0810809B2 (ja) | 1989-07-21 | 1989-07-21 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353707A true JPH0353707A (ja) | 1991-03-07 |
| JPH0810809B2 JPH0810809B2 (ja) | 1996-01-31 |
Family
ID=16244044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18960189A Expired - Lifetime JPH0810809B2 (ja) | 1989-07-21 | 1989-07-21 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810809B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244767A (ja) * | 1993-02-17 | 1994-09-02 | Mitsubishi Electric Corp | 電力増幅器自動制御回路 |
| JP2002247121A (ja) * | 2001-02-19 | 2002-08-30 | Mitsubishi Electric Corp | 自動利得制御装置および復調器 |
| US6885851B1 (en) | 1999-03-18 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
-
1989
- 1989-07-21 JP JP18960189A patent/JPH0810809B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244767A (ja) * | 1993-02-17 | 1994-09-02 | Mitsubishi Electric Corp | 電力増幅器自動制御回路 |
| US6885851B1 (en) | 1999-03-18 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
| JP2002247121A (ja) * | 2001-02-19 | 2002-08-30 | Mitsubishi Electric Corp | 自動利得制御装置および復調器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810809B2 (ja) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2069513C (en) | Linear transmitter training method and apparatus | |
| CA1167947A (en) | Method and device for effecting the initial adjustment of the clock in a synchronous data receiver | |
| JP3021662B2 (ja) | 直角位相受信機における自動利得制御およびｄｃオフセット消去のための方法および装置 | |
| KR960000607B1 (ko) | 코우히어런트 무선수신기의 주파수를 급속하게 제어하는 방법 및 그 방법을 실시하기 위한 장치 | |
| EP1128626B1 (en) | Transmitter device having a modulation closed loop | |
| CN1039865C (zh) | 高频接收器 | |
| JP2634319B2 (ja) | コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置 | |
| US6278746B1 (en) | Timing recovery loop circuit in a receiver of a modem | |
| JPH06209440A (ja) | 自動利得制御装置 | |
| EP1143611B1 (en) | Digital automatic gain control | |
| JPH0353707A (ja) | 自動利得制御回路 | |
| US5696795A (en) | Offset quadrature phase shift keyed modulation circuit | |
| US5945876A (en) | Soft switching for Cartesian feedback loop control with a transmission system | |
| US5809096A (en) | Digital transmission system comprising decision means for changing the synchronization mode | |
| JP2002026759A (ja) | 振幅変調方式の受信装置 | |
| WO1992003892A1 (en) | Dual mode automatic gain control | |
| US5500877A (en) | Receiver for a superpose modulated signal | |
| JP2570126B2 (ja) | 復調装置 | |
| CA1095593A (en) | Active filter | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JPS5913453A (ja) | タイミング情報抽出装置 | |
| JPH05129861A (ja) | バースト信号の自動電力制御方式 | |
| JP2000115264A (ja) | ディジタル変調装置 | |
| JPH0359617B2 (ja) | ||
| JPH0818613A (ja) | 変調装置 |