JPH0810809B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0810809B2 JPH0810809B2 JP18960189A JP18960189A JPH0810809B2 JP H0810809 B2 JPH0810809 B2 JP H0810809B2 JP 18960189 A JP18960189 A JP 18960189A JP 18960189 A JP18960189 A JP 18960189A JP H0810809 B2 JPH0810809 B2 JP H0810809B2
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- signal
- gain control
- automatic gain
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 [概 要] 衛星通信用のディジタル復調器に用いて好適な自動利
得制御回路に関し、 バースト信号入力時に入力信号レベルを短時間のうち
に所要レベルに収束させることができるようにすること
を目的とし、 少なくとも先頭部分に無変調波部分を有するバースト
信号について、これをベースバンドに周波数変換し、ア
ナログ/ディジタル変換し、得られたディジタル変換信
号と目標値との偏差情報をループフィルタに通し、この
ループフィルタの出力に基づいて該バースト信号の振幅
を制御することにより、利得制御を自動的に行なう自動
利得制御回路において、該バースト信号の先頭部分にお
いては、それ以外の部分における該ループフィルタの動
作クロックよりも高速の動作クロックで該ループフィル
タを動作させるように構成する。
得制御回路に関し、 バースト信号入力時に入力信号レベルを短時間のうち
に所要レベルに収束させることができるようにすること
を目的とし、 少なくとも先頭部分に無変調波部分を有するバースト
信号について、これをベースバンドに周波数変換し、ア
ナログ/ディジタル変換し、得られたディジタル変換信
号と目標値との偏差情報をループフィルタに通し、この
ループフィルタの出力に基づいて該バースト信号の振幅
を制御することにより、利得制御を自動的に行なう自動
利得制御回路において、該バースト信号の先頭部分にお
いては、それ以外の部分における該ループフィルタの動
作クロックよりも高速の動作クロックで該ループフィル
タを動作させるように構成する。
[産業上の利用分野] 本発明は、衛星通信用のディジタル復調器に用いて好
適な自動利得制御回路に関する。
適な自動利得制御回路に関する。
衛星通信においては、キャリア再生のために、バース
ト信号の先頭部分に無変調波部分を挿入して通信を行な
い、この信号をディジタル復調器にて復調している。
ト信号の先頭部分に無変調波部分を挿入して通信を行な
い、この信号をディジタル復調器にて復調している。
そして、かかる衛星通信用の復調器では、伝送効率を
高くしたいとの要請が高く、従って上記の復調器が短い
時間で安定に動作することが要求されている。このため
に、受信信号レベルについても短時間である目標のレベ
ルにする必要がある。
高くしたいとの要請が高く、従って上記の復調器が短い
時間で安定に動作することが要求されている。このため
に、受信信号レベルについても短時間である目標のレベ
ルにする必要がある。
[従来の技術] 従来より、衛星通信用のディジタル復調器には、第4
図に示すような自動利得制御回路が設けられており、こ
の自動利得制御回路では、先頭部分に無変調波部分を有
するバースト信号について、これを周波数変換回路2
(この周波数変換回路2はミキサ回路21と局部発振器22
とをそなえている)で、ベースバンドに周波数変換し、
アナログ/ディジタル変換器(A/D変換器)3にて、A/D
変換し、偏差演算器4で、A/D変換器3からのディジタ
ル変換信号と目標値との偏差情報を得たのち、この偏差
情報をループフィルタ5に通し、更にこのループフィル
タ5の出力(制御信号)をディジタル/アナログ変換器
(D/A変換器)6を介して可変減衰器1へ供給すること
により、バース信号の振幅を制御して、利得制御を自動
的に行なっている。
図に示すような自動利得制御回路が設けられており、こ
の自動利得制御回路では、先頭部分に無変調波部分を有
するバースト信号について、これを周波数変換回路2
(この周波数変換回路2はミキサ回路21と局部発振器22
とをそなえている)で、ベースバンドに周波数変換し、
アナログ/ディジタル変換器(A/D変換器)3にて、A/D
変換し、偏差演算器4で、A/D変換器3からのディジタ
ル変換信号と目標値との偏差情報を得たのち、この偏差
情報をループフィルタ5に通し、更にこのループフィル
タ5の出力(制御信号)をディジタル/アナログ変換器
(D/A変換器)6を介して可変減衰器1へ供給すること
により、バース信号の振幅を制御して、利得制御を自動
的に行なっている。
なお、A/D変換器3の出力は、図示しないキャリア再
生回路へ送出される。
生回路へ送出される。
また、A/D変換器3の動作クロックは周波数が2fsのク
ロックであり、ループフィルタ5の動作クロックは上記
A/D変換器3の動作クロックよりも低速の周波数fsのも
のが使用される。
ロックであり、ループフィルタ5の動作クロックは上記
A/D変換器3の動作クロックよりも低速の周波数fsのも
のが使用される。
さらに、ループフィルタ5へ入力されている係数は、
通過帯域を設定する係数を意味している。
通過帯域を設定する係数を意味している。
[発明が解決しようとする課題] しかしながら、このような従来の自動利得制御回路で
は、バースト信号の全ての部分(先頭の無変調波の部分
とそれ以降のデータの部分)について、シンボルレート
でこの自動利得制御回路を動作させているので、バース
ト信号入力時の信号レベルが急に変化する部分におい
て、所要のレベルに収束させるのに時間がかかるという
問題点がある。
は、バースト信号の全ての部分(先頭の無変調波の部分
とそれ以降のデータの部分)について、シンボルレート
でこの自動利得制御回路を動作させているので、バース
ト信号入力時の信号レベルが急に変化する部分におい
て、所要のレベルに収束させるのに時間がかかるという
問題点がある。
本発明は、このような問題点を解消しようとするもの
で、バースト信号入力時に入力信号レベルを短時間のう
ちに所要レベルに収束させることができるようにした、
自動利得制御回路を提供することを目的とする。
で、バースト信号入力時に入力信号レベルを短時間のう
ちに所要レベルに収束させることができるようにした、
自動利得制御回路を提供することを目的とする。
[課題を解決するための手段] 第1図は本発明の原理ブロック図である。
この第1図において、1は可変減衰器で、この可変減
衰器1は、少なくとも先頭部分に無変調波部分を有する
バースト信号の受信レベルを可変的に調整するもので、
後述のループフィルタ5からの信号に応じて、受信レベ
ルを調整できるようになっている。
衰器1は、少なくとも先頭部分に無変調波部分を有する
バースト信号の受信レベルを可変的に調整するもので、
後述のループフィルタ5からの信号に応じて、受信レベ
ルを調整できるようになっている。
2は周波数変換回路で、この周波数変換回路2は、可
変減衰器1からの出力について周波数変換してベースバ
ンドの信号にするものである。
変減衰器1からの出力について周波数変換してベースバ
ンドの信号にするものである。
3はA/D変換器で、このA/D変換器3は、周波数変換回
路2からのアナログのベースバンド信号をディジタル信
号に変換するものである。なお、このA/D変換器3の動
作クロックは、周波数がn fsのクロックである。
路2からのアナログのベースバンド信号をディジタル信
号に変換するものである。なお、このA/D変換器3の動
作クロックは、周波数がn fsのクロックである。
4は偏差演算器で、この偏差演算器4は、A/D変換器
3からの振幅情報を要するディジタル出力と目標値とを
比較して両者間の偏差情報を出力するものである。
3からの振幅情報を要するディジタル出力と目標値とを
比較して両者間の偏差情報を出力するものである。
5はループフィルタで、このループフィルタ5は、デ
ィジタルタイプのフィルタであり、偏差演算器4からの
偏差情報をフィードバック情報として、この偏差情報に
基づき可変減衰器制御信号を出力するものである。
ィジタルタイプのフィルタであり、偏差演算器4からの
偏差情報をフィードバック情報として、この偏差情報に
基づき可変減衰器制御信号を出力するものである。
6はD/A変換器で、このD/A変換器6は、ループフィル
タ5からのディジタル信号をアナログ信号に変換するも
のである。
タ5からのディジタル信号をアナログ信号に変換するも
のである。
7はクロック切替回路で、このクロック切替回路7
は、ループフィルタ5の動作クロックを2種選択的に切
り替えるもので、2種のクロックとしては、周波数がfs
のものとm fs(n≧m>1)のものとが使用される。そ
して、このクロック切替回路7は、受信信号としてのバ
ースト信号の先頭部分においては、それ以外の部分にお
けるループフィルタ5の動作クロック(周波数fs)より
も高速の動作クロック(周波数m fs)でループフィルタ
5を動作させるように切り替わる。
は、ループフィルタ5の動作クロックを2種選択的に切
り替えるもので、2種のクロックとしては、周波数がfs
のものとm fs(n≧m>1)のものとが使用される。そ
して、このクロック切替回路7は、受信信号としてのバ
ースト信号の先頭部分においては、それ以外の部分にお
けるループフィルタ5の動作クロック(周波数fs)より
も高速の動作クロック(周波数m fs)でループフィルタ
5を動作させるように切り替わる。
8は係数設定回路で、この係数設定回路8は、ループ
フィルタ5の帯域特性を複数設定しうるように、複数の
係数を設定しうるもので、この係数設定回路8は、バー
スト信号の先頭部分においては、それ以外の部分におけ
るループフィルタ5の通過帯域よりも広帯域となるよ
う、係数を変更して、ループフィルタ5の帯域特性を変
更できるようになっている。
フィルタ5の帯域特性を複数設定しうるように、複数の
係数を設定しうるもので、この係数設定回路8は、バー
スト信号の先頭部分においては、それ以外の部分におけ
るループフィルタ5の通過帯域よりも広帯域となるよ
う、係数を変更して、ループフィルタ5の帯域特性を変
更できるようになっている。
[作 用] 上述の本発明の自動利得制御回路では、少なくとも先
頭部分に無変調波部分を有するバースト信号について、
これを周波数変換回路2でベースバンドに周波数変換
し、A/D変換器3でA/D変換し、得られたディジタル変換
信号と目標値との偏差情報をループフィルタ5に通し、
このループフィルタ5の出力を可変減衰器1へ供給する
ことにより、ループフィルタ5の出力に基づいてバース
ト信号の振幅を制御することにより、利得制御を自動的
に行なうが、バースト信号の先頭部分においては、クロ
ック切替回路7を切り替えて、それ以外の部分における
ループフィルタ5の動作クロックよりも高速の動作クロ
ックでループフィルタ5を動作させる。
頭部分に無変調波部分を有するバースト信号について、
これを周波数変換回路2でベースバンドに周波数変換
し、A/D変換器3でA/D変換し、得られたディジタル変換
信号と目標値との偏差情報をループフィルタ5に通し、
このループフィルタ5の出力を可変減衰器1へ供給する
ことにより、ループフィルタ5の出力に基づいてバース
ト信号の振幅を制御することにより、利得制御を自動的
に行なうが、バースト信号の先頭部分においては、クロ
ック切替回路7を切り替えて、それ以外の部分における
ループフィルタ5の動作クロックよりも高速の動作クロ
ックでループフィルタ5を動作させる。
さらに、バースト信号の先頭部分においては、係数設
定回路8からの係数を変更して、それ以外の部分におけ
るループフィルタ5の通過帯域よりも広帯域となるよ
う、ループフィルタ5の帯域特性を変更する。
定回路8からの係数を変更して、それ以外の部分におけ
るループフィルタ5の通過帯域よりも広帯域となるよ
う、ループフィルタ5の帯域特性を変更する。
[実 施 例] 以下、図面を参照して本発明の実施例を説明する。
第2図は本発明の一実施例を示すブロック図で、この
第2図に示す自動利得制御回路は、中小容量の衛星通信
用ディジタル復調器に使用されるバーストモデム用自動
利得制御回路であるが、この自動利得制御回路は、可変
減衰器1,周波数変換回路2,A/D変換器3,ディジタルフィ
ルタ9,偏差演算器4,ループフィルタ5,D/A変換器6,クロ
ック切替回路7,係数設定回路8をそなえて構成されてい
る。
第2図に示す自動利得制御回路は、中小容量の衛星通信
用ディジタル復調器に使用されるバーストモデム用自動
利得制御回路であるが、この自動利得制御回路は、可変
減衰器1,周波数変換回路2,A/D変換器3,ディジタルフィ
ルタ9,偏差演算器4,ループフィルタ5,D/A変換器6,クロ
ック切替回路7,係数設定回路8をそなえて構成されてい
る。
ここで、可変減衰器1は、先頭部分にキャリア再生の
ための無変調波部分(CRプリアンブル)を有するバース
ト信号(この場合、このバースト信号はIF信号として入
力される)の受信レベルを可変的に調整するもので、後
述のループフィルタ5からの制御信号に応じて、受信レ
ベルを調整できるようになっている。
ための無変調波部分(CRプリアンブル)を有するバース
ト信号(この場合、このバースト信号はIF信号として入
力される)の受信レベルを可変的に調整するもので、後
述のループフィルタ5からの制御信号に応じて、受信レ
ベルを調整できるようになっている。
周波数変換回路2は、可変減衰器1からの出力につい
て周波数変換してベースバンドの信号にするもので、ミ
キサ回路21と局部発振器22とをそなえている。
て周波数変換してベースバンドの信号にするもので、ミ
キサ回路21と局部発振器22とをそなえている。
A/D変換器3は、周波数変換回路2からのアナログの
ベースバンド信号をディジタル信号に変換するもので、
周波数が2fsのクロックで動作する。
ベースバンド信号をディジタル信号に変換するもので、
周波数が2fsのクロックで動作する。
ディジタルフィルタ9は、雑音除去用のフィルタで、
例えばロールオフ率32%のものが使用される。このディ
ジタルフィルタ9も周波数が2fsのクロックで動作す
る。なお、このディジタルフィルタ9からの出力は、図
示しないキャリア再生回路へ送出されるとともに、減衰
量制御用フィードバック情報として使用される。
例えばロールオフ率32%のものが使用される。このディ
ジタルフィルタ9も周波数が2fsのクロックで動作す
る。なお、このディジタルフィルタ9からの出力は、図
示しないキャリア再生回路へ送出されるとともに、減衰
量制御用フィードバック情報として使用される。
偏差演算器4は、ディジタルフィルタ9からの振幅情
報を有するディジタル出力と目標値とを比較して両者間
の偏差情報を出力するものである。
報を有するディジタル出力と目標値とを比較して両者間
の偏差情報を出力するものである。
ループフィルタ5は、ディジタルタイプのフィルタ
で、偏差演算器4からの偏差情報をフィードバック情報
として、この偏差情報に基づき可変減衰器制御信号を出
力するものである。
で、偏差演算器4からの偏差情報をフィードバック情報
として、この偏差情報に基づき可変減衰器制御信号を出
力するものである。
D/A変換器6は、ループフィルタ5からのディジタル
信号をアナログ信号に変換するものである。
信号をアナログ信号に変換するものである。
クロック切替回路7は、ループフィルタ5の動作クロ
ックを2種選択的に切り替えるもので、2種のクロック
としては、周波数がfsのものと2fsのものとが使用され
る。そして、このクロック切替回路7は、CRプリアンブ
ル検出信号を受けて、バースト信号の先頭部分(CRプリ
アンブル)においては、それ以外の部分(データ等の部
分)におけるループフィルタ5の動作クロック(周波数
fs)よりも高速の動作クロック(周波数2fs)でループ
フィルタ5を動作させるように切り替わる。
ックを2種選択的に切り替えるもので、2種のクロック
としては、周波数がfsのものと2fsのものとが使用され
る。そして、このクロック切替回路7は、CRプリアンブ
ル検出信号を受けて、バースト信号の先頭部分(CRプリ
アンブル)においては、それ以外の部分(データ等の部
分)におけるループフィルタ5の動作クロック(周波数
fs)よりも高速の動作クロック(周波数2fs)でループ
フィルタ5を動作させるように切り替わる。
係数設定回路8は、ループフィルタ5の帯域特性を複
数(2〜4種)設定しうるように、複数の係数を設定し
うるもので、この係数設定回路8は、バースト信号の先
頭部分(CRプリアンブル)においては、それ以外の部分
(データ等の部分)におけるループフィルタ5の通過帯
域よりも広帯域となるよう、係数を変更して、ループフ
ィルタ5の帯域特性を変更できるようになっている。
数(2〜4種)設定しうるように、複数の係数を設定し
うるもので、この係数設定回路8は、バースト信号の先
頭部分(CRプリアンブル)においては、それ以外の部分
(データ等の部分)におけるループフィルタ5の通過帯
域よりも広帯域となるよう、係数を変更して、ループフ
ィルタ5の帯域特性を変更できるようになっている。
すなわち、この係数設定回路8は、CRプリアンブル検
出信号を受けた直後、即ちクロック切替回路7によって
高速クロック(2fs)が選択された初期は、ロックの引
き込みを速やかに行なうため、ループフィルタ5の帯域
特性を広くするような係数を設定し、その後は段階的に
ループフィルタ5の帯域特性を狭くしていくように、係
数を変更していくのである。
出信号を受けた直後、即ちクロック切替回路7によって
高速クロック(2fs)が選択された初期は、ロックの引
き込みを速やかに行なうため、ループフィルタ5の帯域
特性を広くするような係数を設定し、その後は段階的に
ループフィルタ5の帯域特性を狭くしていくように、係
数を変更していくのである。
なお、TDMA等を採用する衛星通信システムの場合、送
受信側で、共通の時計を有しているので、この時計を基
にCRプリアンブル検出信号を検出することが行なわれ
る。
受信側で、共通の時計を有しているので、この時計を基
にCRプリアンブル検出信号を検出することが行なわれ
る。
上述の構成により、先頭部分に無変調波部分を有する
バースト信号を周波数変換回路2でベースバンドに周波
数変換し、A/D変換器3でA/D変換し、更にディジタルフ
ィルタ9でろ波し、得られたディジタル変換信号と目標
値との偏差情報をループフィルタ5に通し、このループ
フィルタ5の出力をD/A変換器6を介して可変減衰器1
へ供給することにより、ループフィルタ5の出力に基づ
いてバースト信号の振幅を制御することにより、利得制
御を自動的に行なう。
バースト信号を周波数変換回路2でベースバンドに周波
数変換し、A/D変換器3でA/D変換し、更にディジタルフ
ィルタ9でろ波し、得られたディジタル変換信号と目標
値との偏差情報をループフィルタ5に通し、このループ
フィルタ5の出力をD/A変換器6を介して可変減衰器1
へ供給することにより、ループフィルタ5の出力に基づ
いてバースト信号の振幅を制御することにより、利得制
御を自動的に行なう。
その際、バースト信号の先頭部分においては、クロッ
ク切替回路7を切り替えて、それ以外の部分におけるル
ープフィルタ5の動作クロックよりも高速の動作クロッ
ク(シンボルレートより高速のクロック)でループフィ
ルタ5を動作させるとともに、同様にバースト信号の先
頭部分においては、係数設定回路8からの係数を変更し
て、それ以外の部分におけるループフィルタ5の通過帯
域よりも広帯域となるよう、ループフィルタ5の帯域特
性を変更する。
ク切替回路7を切り替えて、それ以外の部分におけるル
ープフィルタ5の動作クロックよりも高速の動作クロッ
ク(シンボルレートより高速のクロック)でループフィ
ルタ5を動作させるとともに、同様にバースト信号の先
頭部分においては、係数設定回路8からの係数を変更し
て、それ以外の部分におけるループフィルタ5の通過帯
域よりも広帯域となるよう、ループフィルタ5の帯域特
性を変更する。
これにより、第3図(a)に示すように、バースト信
号入力時に入力信号レベルを短時間のうちに所要レベル
に収束させることができるのである。
号入力時に入力信号レベルを短時間のうちに所要レベル
に収束させることができるのである。
なお、第3図(b)はバースト信号の先頭部分におい
ても、低速の動作クロック(fs)でループフィルタ5を
動作させた場合の特性図、これら第3図(a),(b)
の両図を比較すれば、本自動利得制御回路による効果
は、一目瞭然である。
ても、低速の動作クロック(fs)でループフィルタ5を
動作させた場合の特性図、これら第3図(a),(b)
の両図を比較すれば、本自動利得制御回路による効果
は、一目瞭然である。
また、上記の第3図(a),(b)において、制御コ
ードは、可変減衰器1への制御コードで、減衰量に相当
し、シンボル数はクロックfsでサンプリングした数を表
わしている。
ードは、可変減衰器1への制御コードで、減衰量に相当
し、シンボル数はクロックfsでサンプリングした数を表
わしている。
また、バースト信号の先頭部分において、係数を切り
替えることなく、それ以外の部分におけるループフィル
タ5の通過帯域と同様の狭い帯域のままで動作させて
も、従来のものより、収束性は改善される。しかし、好
ましくは、バースト信号の先頭部分においては、高速の
動作クロックでループフィルタ5を動作させるととも
に、バースト信号の先頭部分以外の部分におけるループ
フィルタ5の通過帯域よりも広帯域となるよう、ループ
フィルタ5の帯域特性も変更するのがよい。
替えることなく、それ以外の部分におけるループフィル
タ5の通過帯域と同様の狭い帯域のままで動作させて
も、従来のものより、収束性は改善される。しかし、好
ましくは、バースト信号の先頭部分においては、高速の
動作クロックでループフィルタ5を動作させるととも
に、バースト信号の先頭部分以外の部分におけるループ
フィルタ5の通過帯域よりも広帯域となるよう、ループ
フィルタ5の帯域特性も変更するのがよい。
なお、可変減衰器1は、第2図に示すごとく周波数変
換回路2の入力側に設けてもよいが、更に周波数変換回
路2とA/D変換器3との間またはA/D変換器3とディジタ
ルフィルタ9との間まではディジタルフィルタ9の出力
側に設けてもよい。
換回路2の入力側に設けてもよいが、更に周波数変換回
路2とA/D変換器3との間またはA/D変換器3とディジタ
ルフィルタ9との間まではディジタルフィルタ9の出力
側に設けてもよい。
[発明の効果] 以上詳述したように、請求項1に記載の本発明の自動
利得制御回路によれば、バースト信号の先頭部分におい
ては、それ以外の部分におけるループフィルタの動作ク
ロックよりも高速の動作クロックでループフィルタを動
作させるので、バースト信号入力時に入力信号レベルを
短時間のうちに所要レベルに収束させることができる利
点がある。
利得制御回路によれば、バースト信号の先頭部分におい
ては、それ以外の部分におけるループフィルタの動作ク
ロックよりも高速の動作クロックでループフィルタを動
作させるので、バースト信号入力時に入力信号レベルを
短時間のうちに所要レベルに収束させることができる利
点がある。
また、請求項2に記載の本発明の自動利得制御回路で
は、バースト信号の先頭部分においては、それ以外の部
分におけるループフィルタの動作クロックよりも高速の
動作クロックでループフィルタを動作させるとともに、
バースト信号の先頭部分以外の部分におけるループフィ
ルタの通過帯域よりも広帯域となるよう、ループフィル
タの帯域特性を変更するので、バースト信号入力時に入
力信号レベルを更に短時間のうちに所要レベルに収束さ
せることができる利点がある。
は、バースト信号の先頭部分においては、それ以外の部
分におけるループフィルタの動作クロックよりも高速の
動作クロックでループフィルタを動作させるとともに、
バースト信号の先頭部分以外の部分におけるループフィ
ルタの通過帯域よりも広帯域となるよう、ループフィル
タの帯域特性を変更するので、バースト信号入力時に入
力信号レベルを更に短時間のうちに所要レベルに収束さ
せることができる利点がある。
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示すブロック図、 第3図(a)は本自動利得制御回路による特性図、 第3図(b)は従来例による特性図、 第4図は従来例を示すブロック図である。 図において、 1は可変減衰器、 2は周波数変換回路、 3はA/D変換器、 4は偏差演算器、 5はループフィルタ、 6はD/A変換器、 7はクロック切替回路、 8は係数設定回路、 9はディジタルフィルタ、 21はミキサ回路、 22は局部発振器である。
Claims (2)
- 【請求項1】少なくとも先頭部分に無変調波部分を有す
るバースト信号について、これをベースバンドに周波数
変換し、アナログ/ディジタル変換し、得られたディジ
タル変換信号と目標値との偏差情報をループフィルタ
(5)に通し、このループフィルタ(5)の出力に基づ
いて該バースト信号の振幅を制御することにより、利得
制御を自動的に行なう自動利得制御回路において、 該バースト信号の先頭部分においては、それ以外の部
分における該ループフィルタ(5)の動作クロックより
も高速の動作クロックで該ループフィルタ(5)を動作
させることを 特徴とする、自動利得制御回路。 - 【請求項2】該バースト信号の先頭部分においては、そ
れ以外の部分における該ループフィルタ(5)の通過帯
域よりも広帯域となるよう、該ループフィルタ(5)の
帯域特性を変更することを特徴とする、 請求項1記載の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18960189A JPH0810809B2 (ja) | 1989-07-21 | 1989-07-21 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18960189A JPH0810809B2 (ja) | 1989-07-21 | 1989-07-21 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353707A JPH0353707A (ja) | 1991-03-07 |
| JPH0810809B2 true JPH0810809B2 (ja) | 1996-01-31 |
Family
ID=16244044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18960189A Expired - Lifetime JPH0810809B2 (ja) | 1989-07-21 | 1989-07-21 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810809B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2966226B2 (ja) * | 1993-02-17 | 1999-10-25 | 三菱電機株式会社 | 電力増幅器自動制御回路 |
| JP2000269759A (ja) | 1999-03-18 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体 |
| JP3824871B2 (ja) * | 2001-02-19 | 2006-09-20 | 三菱電機株式会社 | 自動利得制御装置および復調器 |
-
1989
- 1989-07-21 JP JP18960189A patent/JPH0810809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353707A (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2188446C (en) | Method and apparatus for automatic gain control in a digital receiver | |
| JP3173788B2 (ja) | デジタル伝送装置および直接変換レシーバ | |
| US6101230A (en) | Sampling clock signal recovery device and method in receiving terminal of DMT system | |
| KR100329673B1 (ko) | 직각수신기에서dc오프세트소거및자동이득제어를위한방법및장치 | |
| US5235424A (en) | Automatic gain control system for a high definition television signal receiver | |
| US5040192A (en) | Method and apparatus for optimally autocorrelating an FSK signal | |
| SE8503057D0 (sv) | Datamottagare for upptecknad data | |
| JP2634319B2 (ja) | コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置 | |
| CN1039865C (zh) | 高频接收器 | |
| JPH06209440A (ja) | 自動利得制御装置 | |
| JPH0810809B2 (ja) | 自動利得制御回路 | |
| US5809096A (en) | Digital transmission system comprising decision means for changing the synchronization mode | |
| AU8307691A (en) | Dual mode automatic gain control | |
| US4789995A (en) | Synchronous timer anti-alias filter and gain stage | |
| JPH01106516A (ja) | フィルタ手段係数調整方法 | |
| JP2570126B2 (ja) | 復調装置 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JP3442655B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JPH04104542A (ja) | ディジタル復調器 | |
| JPH05129861A (ja) | バースト信号の自動電力制御方式 | |
| JPS5913453A (ja) | タイミング情報抽出装置 | |
| JP2543802B2 (ja) | 音声信号注入形搬送波同期装置 | |
| JP2002051090A (ja) | 可変伝送レート信号復調処理回路 | |
| JPH0818613A (ja) | 変調装置 | |
| JPS58166856A (ja) | 受信装置 |