JPH0353711A - 倍周回路 - Google Patents
倍周回路Info
- Publication number
- JPH0353711A JPH0353711A JP18946589A JP18946589A JPH0353711A JP H0353711 A JPH0353711 A JP H0353711A JP 18946589 A JP18946589 A JP 18946589A JP 18946589 A JP18946589 A JP 18946589A JP H0353711 A JPH0353711 A JP H0353711A
- Authority
- JP
- Japan
- Prior art keywords
- pulse wave
- circuit
- positive polarity
- signal
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000001902 propagating effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
一定周期のパルス波を発振する発振機を用いて、そのパ
ルス波を倍周する方式に関する。
ルス波を倍周する方式に関する。
従来の技術について、図面を参考にして説明を行う。
従来、一定周期のパルス波を発振する発振器から出力さ
れるパルス波を基に、そのパルス波の周期を半分とする
、発振器により発振されるパルス波と、同期のとれた一
定周期のパルス波を作成する回路は、無かった。
れるパルス波を基に、そのパルス波の周期を半分とする
、発振器により発振されるパルス波と、同期のとれた一
定周期のパルス波を作成する回路は、無かった。
従って従来、一定周期のパルス波の２回目の立上りを含
まない１周期（以下、１周期と称す。）の間に制御を行
う場合、第５図に示すような回路により制御を行ってい
た。
まない１周期（以下、１周期と称す。）の間に制御を行
う場合、第５図に示すような回路により制御を行ってい
た。
第５図に示される従来回路のブロック図の構或について
説明を行う。
説明を行う。
第５図における５１は、一定周期のパルス波を発振する
発振器（以下、発振器と称する）である。
発振器（以下、発振器と称する）である。
５２及び５３は、一定周期のパルス波により、入力され
る信号を制御する回路（以下、フィリップ・フロップと
称す。）である。５４は、入力される信号の極性を反転
し、出力する為の回路（以下、インバータと称す。）で
ある。５５は任意の入力信号（以下、入力信号と称す。
る信号を制御する回路（以下、フィリップ・フロップと
称す。）である。５４は、入力される信号の極性を反転
し、出力する為の回路（以下、インバータと称す。）で
ある。５５は任意の入力信号（以下、入力信号と称す。
）ラインである。
５６は、上記発振機より発振されるパルス波（以下、Ｃ
ＬＫ信号と称す。）ラインである。５７は、上記インバ
ータにより出力される信号（以下、ＣＬＫ信号と称す。
ＬＫ信号と称す。）ラインである。５７は、上記インバ
ータにより出力される信号（以下、ＣＬＫ信号と称す。
）ラインである。５８は、上記フィリップ・フロップ（
図中の■）により出力される信号（以下、出力■信号と
称す。）ラインである。５９は、上記フィリップ・フロ
ップ（図中の５３）により出力される信号（以下、出力
■信号と称す。）ラインである。
図中の■）により出力される信号（以下、出力■信号と
称す。）ラインである。５９は、上記フィリップ・フロ
ップ（図中の５３）により出力される信号（以下、出力
■信号と称す。）ラインである。
次に、第６図を用いて、第５図に示される従来回路のタ
イミングの説明を行う。
イミングの説明を行う。
第６図における６１は、入力信号ラインのタイミング（
第５図の５５）である。６２は、ＣＬＫ信号ラインのタ
イミング（第５図の５６）である。
第５図の５５）である。６２は、ＣＬＫ信号ラインのタ
イミング（第５図の５６）である。
６３は出力の信号ラインのタイミング（第５図の５８）
である。６４はＣＬＫ信号ラインのタイミング（第５図
の５７）である。６５は、出力５２信号ラインのタイミ
ング（第５図の５９）である。
である。６４はＣＬＫ信号ラインのタイミング（第５図
の５７）である。６５は、出力５２信号ラインのタイミ
ング（第５図の５９）である。
次に、従来回路の動作を、第６図を用いて説明を行う。
従来、発振器から出力されるＣＬＫ信号の１周期の間に
、任意の入力信号を制御する場合、まずフィリップ・フ
ロップを用いて、入力信号なＣＬＫ信号の立上りにより
制御を行い（図中のａのタイミング）、出力６１信号を
作成する（図中のｂのタイミング）。次に、再びフィリ
ップ・フロップを用いてその出力６ｌ信号を、ＣＬＫ信
号の立上りにより制御を行い（図中のＣのタイミング）
、出力■信号を作戊していた（図中ｄのタイミング）。
、任意の入力信号を制御する場合、まずフィリップ・フ
ロップを用いて、入力信号なＣＬＫ信号の立上りにより
制御を行い（図中のａのタイミング）、出力６１信号を
作成する（図中のｂのタイミング）。次に、再びフィリ
ップ・フロップを用いてその出力６ｌ信号を、ＣＬＫ信
号の立上りにより制御を行い（図中のＣのタイミング）
、出力■信号を作戊していた（図中ｄのタイミング）。
上述した従来の回路は、発振器から出力されるＣＬＫ信
号の１周期の間に、任意の入力信号を制御する場合、イ
ンバータを用いても２回しか制御することができない。
号の１周期の間に、任意の入力信号を制御する場合、イ
ンバータを用いても２回しか制御することができない。
よって、３回以上の制御を行う場合には、ＣＬＫ信号の
次の周期にて制御を行わなければいけない、という欠点
がある。
次の周期にて制御を行わなければいけない、という欠点
がある。
本発明の倍周回路の構或は、一定周期のパルス波を発振
する発振器と、そのパルス波を基に正弦波に変換する為
の回路と、その正弦波を基に、正弦波の電圧による陰極
性部を正極性部へ反転させ正極性部だけの波形を作成す
る為の回路と、その正極性部だけの波形を基に、電圧の
変化によりパルス波を作成する為の回路とを有すること
を特徴とする。
する発振器と、そのパルス波を基に正弦波に変換する為
の回路と、その正弦波を基に、正弦波の電圧による陰極
性部を正極性部へ反転させ正極性部だけの波形を作成す
る為の回路と、その正極性部だけの波形を基に、電圧の
変化によりパルス波を作成する為の回路とを有すること
を特徴とする。
次に、本発明について図面を参考にして説明する。
第１図は、本発明の一実施例のブロック図である。第ｌ
図に於て、１１は、発振機であり、１２は、１１により
発振されたパルス波（以下、パルス波と称す。）を伝搬
する為のライ．′ンである。
図に於て、１１は、発振機であり、１２は、１１により
発振されたパルス波（以下、パルス波と称す。）を伝搬
する為のライ．′ンである。
ｌ３は、ｌ２により伝搬されるパルス波を基に正弦波に
変換する為の回路（以下、正弦波への変換回路と称す。
変換する為の回路（以下、正弦波への変換回路と称す。
）であり、１４は、１３により変換された正弦波（以下
、正弦波と称す）を伝搬する為のラインである。ｌ５は
、１４により伝搬される正弦波を基に、その正弦波の電
圧による陰極性部を正極性部へ反転させ、正極性部だけ
の波形を作成する為の回路Ｃ以下、正極性部の作成回路
と称す）であり、１６は、１５により正極性部だけにし
た波形（以下、正極性部と称す。）を、伝搬する為のラ
インである。Ｉ７は、ｌ６により伝搬される正極性部波
を基に、電圧の変化によりパルス波を作成する為の回路
（以下、分周パルス波の作成回路と称す。）であり、ｌ
８は、ｌ７により作戊されたパルス波（以下、分周バル
ス波と称する。）を伝搬する為のラインである。１９は
、上記の正弦波への変換回路と、正極性部の作成回路と
、分周パルス波の作成回路と、パルス波ラインと、正弦
波ラインと、正極性部ラインと、分周パルス波ラインか
ら成る回路（以下、分周回路と称す。）である。
、正弦波と称す）を伝搬する為のラインである。ｌ５は
、１４により伝搬される正弦波を基に、その正弦波の電
圧による陰極性部を正極性部へ反転させ、正極性部だけ
の波形を作成する為の回路Ｃ以下、正極性部の作成回路
と称す）であり、１６は、１５により正極性部だけにし
た波形（以下、正極性部と称す。）を、伝搬する為のラ
インである。Ｉ７は、ｌ６により伝搬される正極性部波
を基に、電圧の変化によりパルス波を作成する為の回路
（以下、分周パルス波の作成回路と称す。）であり、ｌ
８は、ｌ７により作戊されたパルス波（以下、分周バル
ス波と称する。）を伝搬する為のラインである。１９は
、上記の正弦波への変換回路と、正極性部の作成回路と
、分周パルス波の作成回路と、パルス波ラインと、正弦
波ラインと、正極性部ラインと、分周パルス波ラインか
ら成る回路（以下、分周回路と称す。）である。
次の、この様に構成された回路の動作について説明を行
う。
う。
第２図は、第１図に示したブロック図のライン上のタイ
ミングを示すものである。
ミングを示すものである。
第２図に於で２１は、一定周期のパルス波（第１図の１
２）のタイミングを示すものである。
２）のタイミングを示すものである。
２２は正弦波（第１図の１４）のタイミングを示すもの
である。２３は、正極性部波（第１図の１６）のタイミ
ングを示すものである。２４は、分周パルス波（第１図
の１８）のタイミングを示すものである。
である。２３は、正極性部波（第１図の１６）のタイミ
ングを示すものである。２４は、分周パルス波（第１図
の１８）のタイミングを示すものである。
一定周期のパルス波の最大電圧をＶｃｃ（Ｖ）とした場
合、そのパルス波を基に最大電圧が十Ｖｃｃ −（Ｖ）、最小電圧が一一（■）、となる正弦波２２ を作成する。（第２図の２２） 次に、作成した正弦波の電圧による陰極性部［０（Ｖ）
から一一（■）までの電圧］を正極性２ 部へ反転させ、正極性部だけの波形を作成する。
合、そのパルス波を基に最大電圧が十Ｖｃｃ −（Ｖ）、最小電圧が一一（■）、となる正弦波２２ を作成する。（第２図の２２） 次に、作成した正弦波の電圧による陰極性部［０（Ｖ）
から一一（■）までの電圧］を正極性２ 部へ反転させ、正極性部だけの波形を作成する。
（第２図の２３）
次に、正極性部だけの波形を基に電圧を変化によりパル
ス波を作成する。（第２図の２４）つまり、正極性部だ
けの電圧が０（■）から＋Ｖｃｃ −（■）へ変化した場合（第２図のａのタイミ２ ング）、作成するパルス波の電圧を＋■。Ｃ （Ｖ）に
する（第２図のａ′のタイミング）。又、正極性部だけ
の波形を電圧がー一（■）からＯ （ｖ）へ２ 変化した場合（第２図のｂのタイミング）、作成するパ
ルス波を０ （Ｖ）にする（第２図のｂ′のタイミング
）。
ス波を作成する。（第２図の２４）つまり、正極性部だ
けの電圧が０（■）から＋Ｖｃｃ −（■）へ変化した場合（第２図のａのタイミ２ ング）、作成するパルス波の電圧を＋■。Ｃ （Ｖ）に
する（第２図のａ′のタイミング）。又、正極性部だけ
の波形を電圧がー一（■）からＯ （ｖ）へ２ 変化した場合（第２図のｂのタイミング）、作成するパ
ルス波を０ （Ｖ）にする（第２図のｂ′のタイミング
）。
よって、上記の事を繰り返すことにより、一定周期のパ
ルス波の周期を２等分にしたパルス波を作成する事が出
来る。
ルス波の周期を２等分にしたパルス波を作成する事が出
来る。
第３図は、応用例を示すブロック図である。
第３図に於で３１は、発振器である。３２は、倍周回路
である．３３は、フィリップ・フロップである。３４は
、入力信号ラインである。３５は、上記発振器より発振
される、ＣＬＫ信号ラインである。３６は、上記倍周回
路より出力される半ＣＬＫ信号ラインである。３７は、
上記フィリップ・フロップより出力される出力信号ライ
ンである。
である．３３は、フィリップ・フロップである。３４は
、入力信号ラインである。３５は、上記発振器より発振
される、ＣＬＫ信号ラインである。３６は、上記倍周回
路より出力される半ＣＬＫ信号ラインである。３７は、
上記フィリップ・フロップより出力される出力信号ライ
ンである。
次に、この様に構成された装置の、動作について説明を
行う。
行う。
第４図は、第３図に示したブロック図のライン上のタイ
ミングを示したものである。
ミングを示したものである。
第４図の４１は入力信号（第３図の３４）のタイミング
を示すものである。４２は、ＣＬＫ信号（第３図の３５
）のタイミングを示すものである。
を示すものである。４２は、ＣＬＫ信号（第３図の３５
）のタイミングを示すものである。
４３は半ＣＬＫ信号（第３図の３６）のタイミングを示
すものである。４４は、出力信号（第３図の３７）のタ
イミングを示すものである。
すものである。４４は、出力信号（第３図の３７）のタ
イミングを示すものである。
まず、発振器より発振されるＣＬＫ信号を基に、倍周回
路を用いて半ＣＬＫ信号を作成する。次に、フィリップ
・フロップを用いて、入力信号を半ＣＬＫ信号の立上り
により制御を行い（図中のａ１及びａ）出力信号を作成
する（図中のｂ１及びｂのタイミング）。
路を用いて半ＣＬＫ信号を作成する。次に、フィリップ
・フロップを用いて、入力信号を半ＣＬＫ信号の立上り
により制御を行い（図中のａ１及びａ）出力信号を作成
する（図中のｂ１及びｂのタイミング）。
以上説明したように本発明は、ＣＬＫ信号の１周期の間
に、インバータを用いなくても、入力信号を２回は制御
を行うことができる。又、倍周回路とインバータを用い
て、従来回路と同じ構或にした場合、ＣＬＫ信号の１周
期の間に、入力信号を４回制御することができる。
に、インバータを用いなくても、入力信号を２回は制御
を行うことができる。又、倍周回路とインバータを用い
て、従来回路と同じ構或にした場合、ＣＬＫ信号の１周
期の間に、入力信号を４回制御することができる。
よって、倍周回路を複数個（ｎ個）使用し、同様にイン
バータを複数個（ｎ個）用いた場合、下記に示す式の数
だけ制御を行うことができる。
バータを複数個（ｎ個）用いた場合、下記に示す式の数
だけ制御を行うことができる。
Ｘ ＝ ２ ”’
（１式）
第１図は本発明である分周回路のブロック図、第２図は
第１図におけるライン上のタイミング図、第３図は分周
回路を用いた場合の一実施例のブロック図、第４図は第
３図におけるライン上のタイミング図、第５図は従来技
術のブロック図、第６図は第５図におけるライン上のタ
イミング図である。 １・・・・・・発振器、２・・・・・・パルス波ライン
、３・・・・・・正弦波への変換回路、４・・・・・・
正弦波ライン、５・・・・・・正極性部の作成回路、６
・・・・・・正極性部ライン、７・・・・・・分周パル
ス波の作成回路、８・・・・・・分周バルス波ライン、
９・・・・・・分周回路、２ｌ・・・・・・パルス波ラ
イン、２２・・・・・・正弦波ライン、２３・・・・・
・正極性部ライン、２４・・・・・・分周パルス波ライ
ン、３ｌ・・・・・・発振機、３２・・・・・・倍周回
路、３３・・・・・・フィリップ・フロップ、３４・・
・・・・入力信号、３５・・・・・・ＣＬＫ信号、３６
・・・・・・ＣＬＫ信号、３７・・・・・・出力信号、
４１・・・・・・入力信号、４２・・・・・・ＣＬＫ信
号、４３・・・・・・ＣＬＫ信号、４４・・・・・・出
力信号、５１・・・・・・発振機、５２・・・・・・フ
ィリップ・フロップ、５３・・・・・・フィリッフ゜・
フロッフ゜、５４・・・・・・インバータ、５５・・・
・・・入力信号、５６・・・・・・ＣＬＫ信号、５７・
・・・・・ＣＬＫ信号、５８・・・・・・出力■信号、
５９・・・・・・出力■信号、６ｌ・・・・・・入力信
号、６２・・・・・・ＣＬＫ信号、６３・・・・・・出
力■信号、６４・・・・・・ＣＬＫ信号、６５・・・・
・・出力■信号。
第１図におけるライン上のタイミング図、第３図は分周
回路を用いた場合の一実施例のブロック図、第４図は第
３図におけるライン上のタイミング図、第５図は従来技
術のブロック図、第６図は第５図におけるライン上のタ
イミング図である。 １・・・・・・発振器、２・・・・・・パルス波ライン
、３・・・・・・正弦波への変換回路、４・・・・・・
正弦波ライン、５・・・・・・正極性部の作成回路、６
・・・・・・正極性部ライン、７・・・・・・分周パル
ス波の作成回路、８・・・・・・分周バルス波ライン、
９・・・・・・分周回路、２ｌ・・・・・・パルス波ラ
イン、２２・・・・・・正弦波ライン、２３・・・・・
・正極性部ライン、２４・・・・・・分周パルス波ライ
ン、３ｌ・・・・・・発振機、３２・・・・・・倍周回
路、３３・・・・・・フィリップ・フロップ、３４・・
・・・・入力信号、３５・・・・・・ＣＬＫ信号、３６
・・・・・・ＣＬＫ信号、３７・・・・・・出力信号、
４１・・・・・・入力信号、４２・・・・・・ＣＬＫ信
号、４３・・・・・・ＣＬＫ信号、４４・・・・・・出
力信号、５１・・・・・・発振機、５２・・・・・・フ
ィリップ・フロップ、５３・・・・・・フィリッフ゜・
フロッフ゜、５４・・・・・・インバータ、５５・・・
・・・入力信号、５６・・・・・・ＣＬＫ信号、５７・
・・・・・ＣＬＫ信号、５８・・・・・・出力■信号、
５９・・・・・・出力■信号、６ｌ・・・・・・入力信
号、６２・・・・・・ＣＬＫ信号、６３・・・・・・出
力■信号、６４・・・・・・ＣＬＫ信号、６５・・・・
・・出力■信号。
Claims (1)
- 一定周期のパルス波を発振する発振器と、そのパルス波
を基に正弦波に変換する為の回路と、その正弦波を基に
、正弦波の電圧による陰極性部を正極性部へ反転させ正
極性部だけの波形を作成する為の回路と、その正極性部
だけの波形を基に、電圧の変化によりパルス波を作成す
る為の回路とを有することを特徴とする倍周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18946589A JPH0353711A (ja) | 1989-07-21 | 1989-07-21 | 倍周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18946589A JPH0353711A (ja) | 1989-07-21 | 1989-07-21 | 倍周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353711A true JPH0353711A (ja) | 1991-03-07 |
Family
ID=16241726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18946589A Pending JPH0353711A (ja) | 1989-07-21 | 1989-07-21 | 倍周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353711A (ja) |
-
1989
- 1989-07-21 JP JP18946589A patent/JPH0353711A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103114A (en) | Circuit technique for creating predetermined duty cycle | |
| JPS62245814A (ja) | パルス回路 | |
| JPH0353711A (ja) | 倍周回路 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2562995B2 (ja) | データ処理回路の制御方法 | |
| JPS6117636Y2 (ja) | ||
| JPS61163715A (ja) | 遅延線を用いた多相クロツク発生回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0731628Y2 (ja) | パルス発生回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPH05343957A (ja) | 半導体集積回路装置 | |
| KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JPH03106124A (ja) | ３分周回路 | |
| JPS6333804B2 (ja) | ||
| JP3427939B2 (ja) | 遅延回路 | |
| KR100510457B1 (ko) | 액정표시장치의시스템클럭신호발생방법및회로 | |
| JPH01256811A (ja) | クロックジェネレータ | |
| JPH03758Y2 (ja) | ||
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH0442910B2 (ja) | ||
| JPH0234030A (ja) | 分周回路 | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPH0523632U (ja) | ３分の１分周回路 |