JPH0353870B2 - - Google Patents

Info

Publication number
JPH0353870B2
JPH0353870B2 JP56170008A JP17000881A JPH0353870B2 JP H0353870 B2 JPH0353870 B2 JP H0353870B2 JP 56170008 A JP56170008 A JP 56170008A JP 17000881 A JP17000881 A JP 17000881A JP H0353870 B2 JPH0353870 B2 JP H0353870B2
Authority
JP
Japan
Prior art keywords
voltage
control
dither
triangular wave
pwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56170008A
Other languages
English (en)
Other versions
JPS5872375A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56170008A priority Critical patent/JPS5872375A/ja
Publication of JPS5872375A publication Critical patent/JPS5872375A/ja
Publication of JPH0353870B2 publication Critical patent/JPH0353870B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は、サーボアンプに用いられるDC/DC
コンバータのPWMモジユレータの制御方法に関
する。 〔従来の技術〕 従来からの単相PWM(パルス幅変調)DC/
DCサーボアンプの構成を表わす略線図を第1図
に示す。 サーボアンプ103は制御開閉素子X11
X22がブリツジ状にしてなり、これに電源1
01と負荷102が接続されている。Eは電源電
圧、eは負荷への出力電圧、iは出力電流であ
り、制御開閉素子X11,X22への制御出力
信号をx11,x22としたとき(x1,x2)のと
り得る状態は、1をオン、0をオフとすれば
(0,0)、(1,0)、(1,1)、(0,1)の4
モードである。 x1=0なら1=1、 x1=1なら1=0であり x2=1なら2=1、 x2=1なら2=0である。 なお、ここでいうフリツプフロツプ(襷掛け)
PWM方式とは、第1図に示す単相ブリツジ状に
結線された一方のアームで縦続接続した制御開閉
素子x11と、他方のアームで縦続接続した制御
開閉素子x22との素子の開閉の相互関係が次ぎ
のようになされるPWM方式である。 x12を同時にオン、オフし、x21を同時に
オン、オフするとともに、しかもx11は交互に
オン、オフしてこのサーボアンプを駆動する
PWM方式であり、従つて状態で表すと(1,
0)、(0,1)の2つの状態しかとらない手段
で、そこで同時にオンする2個のx12およびx2
1を対角線状に直線で結ぶとあたかも襷掛け状
を呈する制御方法である。 さらに、いわゆるフリーホイールPWM方式と
は、先のフリツプフロツプ(襷掛け)PWM〔い
わゆるフイードバツクモードのみ〕とは異なり、
4つの状態を作り出すような駆動方式である。所
用の出力を得るための制御信号が規準となる規準
対称三角波電圧と比較するPWM変調の殆どはこ
の方式をとり、何故フリーホイールPWMと呼ん
だかは、第1図に示す単相ブリツジ状に結線され
た一方のアームのx11と、他方のアームのx2
x2との素子の開閉の相互関係が、襷掛けPWMモ
ードの2つのモードに加えてx1とx2が同時にオン
12同時にオフする第三のモードと12
同時にオンしx1,x2が同時にオフする第四のモー
ドのさらなる2つのモードからなる4つのモード
を持つ制御方法である。 因みに第3のモードと第4のモードのときは電
源とは無関係となり、負荷からx11,x22
制御開閉素子の順方向とは逆方向に電流が流れる
側路をなすように制御開閉素子に並列に接続され
たダイオード〔負荷エネルギについてフリーホイ
ール効果を働く〕の一つと、x11,x22のい
ずれか一つとが形成する閉回路を負荷に蓄積され
たエネルギである循環電流が流れるという、負荷
エネルギが素子とダイオードで短絡されたモード
でいわゆるフリーホイール現象がみられ、フリー
ホイールモードとしては(0,0)、(1,1)で
ある。 〔発明が解決しようとする課題〕 ところで、従来のフリツプフロツプ(襷掛け)
PWM方式は、不感帯がないが、電流の脈動が大
きく、平滑リアクトル、直流コンデンサが大きく
なり、また負荷モータの騒音やサーボロツク時の
発熱を大きくする欠点がある。 また、一般的に制御開閉素子の代表格であるパ
ワートランジスタは、オフ信号を入れてもすぐに
はオフできないキヤリヤのストレージ(storage)
時間t stgというものがあるから、単相ブリツ
ジ状に結線されたアームに加える信号を交互にオ
ン・オフさせると、ターンオフ時間t onが約
1μms程度と短いので、ストレージ時間t stgの
時間帯〔数10μms〕は短絡してしまう。 従つて、パワートランジスタの駆動信号にはス
トレージ時間t stgのバラツキの安全サイドを
選んで、オンデイレイ(on delay)時間を設け
てある。ところが、パワートランジスタにはスト
レージ時間t stgの短いものもあり、結果とし
てアームのパワートランジスタが交互にオン・オ
フしているのではなく、微小時間は1つのアーム
の上・下の両方のパワートランジスタともオフし
ているモードができてしまう。この微小時間を不
感帯というが、従来のフリーホイールPWM方式
は全くこの逆で不感帯が大きくなる難点がある。 ここにおいて本発明は、これら従来技術の隘路
を打開した単相PWMモジユレータの制御方法を
提供することをその目的とする。 〔課題を解決するための手段〕 上記目的を達成するために、本発明は、 各制御開閉素子への制御出力信号の合成にあた
つて、基準対称三角波電圧eTと入力信号電圧eO
比較して制御出力信号を出力する単相PWMモジ
ユレータにおいて、 基準対称三角波電圧eTの微分値に比例した方形
波である一定の振幅EDを持つたデイザ(摂動)
電圧eDを適用して、このデイザ電圧eDを入力信号
電圧eOに重畳して制御出力信号を制御する、 すなわち基準対称三角波電圧eTの時間について
の微分で三角波電圧の増加あるいは減少の傾向に
対応しながらデイザ電圧eDの振幅EDを調整しつ
つ、 さらに換言すれば、その時々刻々変わる基準対
称三角波電圧eTの微分波形に比例したデイザ電圧
eDを、入力信号電圧eOに加えることでバイアス的
な補償を行うよにする 単相PWMモジユレータの制御方法である。 〔作用〕 本発明は、上記の制御方法であるから、 単相PWMモジユレータにおける制御出力の電
流の脈動・騒音・不感帯が解消する。 〔実施例〕 以下、図面に示す実施例について説明する。 すべての図面において同一符号は同一要素を示
す。 第2図は、本発明の一実施例のブロツク図で、
フリツプフロツプ方式を基準にしたデイザ電圧重
畳PWM方式の信号回路図である。 4と5は加算器で(入力信号電圧eO+デイザ電
圧eD)と(eO−eD)の演算を行ない、6と7は比
較器で加算器4と5加算演算結果と基準対称三角
波電圧eTとの比較を行ない、8は位相反転器で比
較器7の制御出力信号の電圧位相を反転する。 このような回路構成から、 制御出力信号x1について eO+eD>eTのときx1=1〔オン〕とし eO+eD<eTのときx1=0〔オフ〕とするととも
に、 制御出力信号x2について eO−eD>eTのときx2=0とし eO−eD<eTのときx2=0とするように制御出力
信号x1およびx2が出力され、第4図に示すように
パルス幅T10,T01,T00,T11が決まる。 ここにT10,T01,T00,T11は (x1,x2)=(1,0)、(0,1)、(0,0)、
(1,1) の期間である。 第3図は、本発明の他の実施例のブロツク図
で、フリーホイール方式を基準にしたデイザ電圧
重畳PWM方式の信号回路図である。 先の第2図の場合と同様に、このような回路構
成から、 制御出力信号x1について eO+eD>eTのときx1=1〔オン〕とし eO+eD<eTのときx1=0〔オフ〕とするととも
に、 制御出力信号x2について −eO−eD>eTのときx2=0とし −eO−eD<eTのときx2=0とするように制御出
力信号x1およびx2が出力され、第5図に示すよう
にパルス幅T10,T01,T00,T11が決まる。 第4図において、デイザ電圧eDを入力信号電圧
eOに重畳したことにより、 制御出力信号x1は eD=0の場合に比べてT/4・ED/ET遅れる。 ここに、Tは基準対称三角波eTの周期、 EDは入力信号電圧eOのピーク値、 ETは基準対称三角波eTのピーク値である。 制御出力信号x2はT/4・ED/ET進む。 従つて、デイザ電圧eDを重畳すると制御出力信
号x1とx2の間にT/4・ED/ET×2=T/2・ED/ET
時間 差が生ずる。 入力信号電圧eO=0のとき、x1とx2が時間的に
ずれていると、その間(1,0)と(0,1)の
モードを生じる。出力電圧eは e=E1/T(T10−T01) ただし、T=T00+vT11+T10+T01として表わ
される。 デイザ電圧eD=0であると、入力信号電圧eO
0の時はT10=T01=0となり、 (1,1)と(0,0)のモードしか生じない。 入力信号電圧eOが側に増えるとT10(+Eの期
間)が大となり、T01(−Eの期間)が小になる。
入力信号電圧eOが側に増えるとこの逆である。 更に、入力信号電圧eOが増えるとT01(−Eの期
間)は零になり、そこにT01(+Eの期間)が現
われる。 このように一周期Tの中にT10が2度生じる
が、この幅はお互いに等しくない。 更に入力信号電圧eOが増えると、これらのT10
はどちらも同じ速さで大きくなり最後にはつなが
つてしまう。 入力信号電圧eOに対する出力eをデイザ電圧振
幅EDをパラメータにして表わした特性を第6図
に示す。 ED/ET>1つまり入力する信号電圧のピーク
値〔デイザ電圧振幅〕EDが基準対称三角波電圧
のピーク値ETより大きいと、例えば第6図で
ED/ET=1.2の特性曲線で示すように、不感帯が
生ずる。 この第6図における各入出力特性線図を、デイ
ザ電圧振幅〕EDと基準対称三角波電圧振幅ET
比をパラメータにして、逐次説明する。 第6A図はED/ET=0の場合である。 つまり、従来のようにデイザ電圧eDがないとき
の制御である。 第6A図aは基準対称三角波電圧eTに対応する
各入力信号電圧eOの電圧レベルを表している。 以下、とくに明記しない限り各図の横軸は時間
(位相)、縦軸は電圧の、ある〔1〕、なし
〔0〕
を示す。 入力信号電圧eOの波高値と基準対称三角波電圧
振幅ETとの比eO/ET=1.0〜−1.0の状態を表わす
タイムチヤートである。 これらの各電圧レベルと基準対称三角波電圧eT
と交わる点が第6A図b〜第6A図fでの電圧波
形の変化点となる。 第6A図bは入力信号電圧eOでないときであ
り、制御出力信号x1,x2は同期して1,0を繰り
返して、出力〔x1−x2〕としては零である。 第6A図cは入力信号電圧eOが基準対称三角波
電圧振幅ETの半分、eO/ET=0.5のときである。 第6A図dは入力信号電圧eOが基準対称三角波
電圧ETと同じeO/ET=1ときである。 第6A図eは負荷から電源へ逆に電力が与えら
れる、例えば運転中負荷を制動するさいで、入力
信号電圧eOが基準対称三角波電圧振幅ETの半分、
eO/ET=−0.5のときである。 第6A図fは負荷から電源へ逆に電力が与えら
れ、入力信号電圧eOが基準対称三角波電圧振幅ET
と同じeO/ET=−1のときである。 第6A図gは上記第6A図b〜第6A図fをま
とめた特性線6gの入力〔eO/ET〕出力〔T10
T〕特性線図である。 第6B図〜第6D図は本発明になるデイザ電圧
eDがあるときの制御特性図〔タイムチヤート〕で
ある。 第6B図はED/ET=0.5の場合である。 第6B図aはeO/ET=0のときの入力波形を6
01(細線)で表し、eO/ET=1.0のときの入力
波形を602(太線)で示す。 第6B図bはeO/ET=0のときの制御出力信号
x1,x2ならびに出力〔T10/T〕の電圧波形図で
ある。 第6B図cはeO/ET=0.5のときの制御出力信
号x1,x2ならびに出力の電圧波形図である。 なお、第6B図gはこのさいの波形演算を表し
〔点線波形は制動時を示し、以下同じ。〕、第6B
図c′は第6B図cの一部である。第6B図dは
eO/ET=1.0のときの制御出力信号x1,x2ならび
に出力の電圧波形図である。 また、第6B図hはこのさいの波形演算を表
し、第6B図d′は第6B図dの一部であり、制御
出力信号x1の立ち上がりのエツジは伸びない
〔第6B図c′についても同じである〕。 第6B図eはeO/ET=1.5のときの制御出力信
号x1,x2ならびに出力の電圧波形図である。 そして、第6B図jはこのさいの波形演算を表
し、第6B図eは第6B図eの一部である。 第6B図eはeO/ET=1.5のときの制御出力信
号x1,x2ならびに出力の電圧波形図である。 第6B図fは上記第6B図b〜第6B図cをま
とめた特性折線6bの入力〔eO/ET〕出力
〔T10/T〕特性折線図である。 このように、デイザ電圧eDの電圧レベルEdが基
準対称三角波電圧eTのピーク値ETを越えると、入
力が増加してもパルスは一方にしか伸びないので
ゲインが1/2となる。 第6C図はED/ET=1.0の場合である。 第6C図aはeO/ET=0のときの入力波形演算
図であり、第6C図bはそのさいの制御出力信号
x1,x2ならびに出力の電圧波形図である。 第6C図cはeO/ET=1.0のときの入力波形演
算図であり、第6C図dはそのさいの制御出力信
号x1,x2ならびに出力の電圧波形図である。 しかして、第6C図bと第6C図dで矢印で示
すように、eO/ET=0〜1.0の範囲は、出力のう
ち正側〔運転側〕の半周期はつねに出力して固定
(つまり制御出力信号x2とx1の立ち下がりは固定)
され、他の半周期において出力が変化(制御出力
信号x2とx1の立ち上りは矢印に移動)する。第6
C図bに示されるように出力の負側のパルスが両
側から縮まることになるが、正側のパルスは伸び
ないのでゲインは1/2である。 同様に、eO/ET=1.0〜2.0の範囲では、出力の
パルスが両側に伸びるが、固定のパルスがあるの
でやはりゲインは1/2である。 第6C図eはeO/ET=2.0のときの入力波形演
算図であり、第6C図fはそのさいの制御出力信
号x1,x2ならびに出力の電圧波形図である。 第6C図gはeO/ET=2.0〜0〜−2.0のときの
出力〔X1−X2〕の電圧波形の変化の推移を表す
図である。 そして、第6C図hは上記第6C図a〜第6C
図gをまとめた特性線6cの入力〔eO/ET〕出力
〔T10/T〕特性線図である。 第6D図はED/ET=1.2の場合である。 第6D図aはeO/ET=0のときの入力波形演算
図であり、第6D図bはそのさいの制御出力信号
x1,x2ならびに出力の電圧波形図である。 第6D図cはeO/ET=0.2のときの入力波形演
算図であり、第6D図dはそのさいの制御出力信
号x1,x2ならびに出力の電圧波形図である。 ところで、第6D図eはeO/ET=2.2のときの
入力波形演算図であり、第6D図fはそのさいの
制御出力信号x1,x2ならびに出力の電圧波形図で
ある。 このようにして、第6D図gは上記第6D図a
〜第6D図fをまとめた特性折線6dの入力
〔eO/ET〕出力〔T10/T〕特性線図である。 すなわち、eO/ET=−0.2〜0.2の間は、パルス
の変化がないので出力の状態は一定となる。 つまり、入力が変化しても出力の平均値は零で
いわゆる不感帯がある。 また、この第6D図の場合も第6C図の場合の
動作と同様に、ゲインは1/2となる。 そして、|eO/ET|<|ED/ET|では一周期に
T10とT01を一緒に含む循環モード〔いわゆるフ
リーホイールモード〕、それ以上はT10または T01のみしか含まない往復モード〔いわゆる襷
掛けモード〕となる。 さきの一実施例で述べたフリツプフロツプ方式
を基準にしてデイザ電圧eDを重畳した方式は、こ
のようなモードの切代わり点はなく、最後まで循
環モードである。 61〜63、61′〜63′はその循環モードと
往復モードの切代わり点を示す。 以上、第6A図ないし第6D図による図形解析
から、第6図の特性線図の成り立ちが理解され
る。 制御開閉素子をパワートランジスタとしたとき
そのターンオフ時間TOFFを考慮して、アーム短絡
を防ぐためにこれより長いオンデイレイ時間を設
定するが、このためeO=0附近で、往復モードの
場合TOFF程度の不感帯Tdzを生ずる。そこでED
ET≧Tdz/TとすればeO=0附近で循環モードに
なるので、この不感帯を完全に除くことができ
る。 さらに他の実施例として、基準対称三角波を二
つ用いてその間にT/2・ED/ETの相差をとれば、以 上に述べたデイザ電圧eDを加えたのと同じような
特性を得ることができる。 ただし、2つの任意相差の基準対称三角波を作
ることは回路が複雑になる。これに対しデイザ電
圧eDの振幅EDを任意に変えることは容易である。
このことは、マイコンやLSIでデイジタルPWM
モジユレータを構成する場合も同じことである。
ここではサーボアンプの電圧不感帯を除くための
デイザ電圧eDの与え方を主に述べたが、工作機送
り機構の中に存在するバツクラツシユやスキツプ
スリツプなどの不感帯を除くためのデイザを
PWMキヤリヤ周期の数倍の適当な周波数で、こ
のPWMのところに加えることも有効である。こ
のように二つの相差を持つ基準対称三角波をつく
る方式よりもデイザ電圧重畳方式の方がフレキシ
ビリテイがある。デイザ電圧eDの制御は、ゲイ
ン、不感帯、モード、電流脈動率の状況に応じた
切替えを可能にし、自由度を増す。 〔発明の効果〕 かくして、本発明によれば、デイザ電圧を基準
対称三角波電圧の時間につての微分値に比例させ
る、つまり基準対称三角波電圧の微分波形は例え
ば演算増幅器を用いた基準対称三角波電圧発生回
路にはすでに微分値が作られているから、それは
ハード的に簡単であり、このデイザ電圧の新たな
適用により不感帯のない新しい制御方式が実現さ
れ、電流脈動率は極めて少なくなり、スイツチン
グ周波数は同じでよい。 しかも、加わる電磁エネルギは少なくなるから
大幅な騒音の減少が期待できる。 さらに、フリーホイール方式に比べると不感帯
がないので、ターンオフタイムの大きい制御開閉
素子を高いキヤリヤ周波数で使える利点がある。 また、平滑直流コンデンサやリアクトルの容量
を小さくできるから、コンバータのコストダウン
とコンパクト化が計れる。
【図面の簡単な説明】
第1図は本発明が適用される制御系のブロツク
図、第2図は本発明の一実施例におけるフリツプ
フロツプ方式を基準にしたデイザ電圧重畳PWM
方式の信号回路図、第3図は本発明の他の実施例
におけるフリーホイール方式を基準にしたデイザ
電圧重畳PWM方式の信号回路図、第4図は第2
図の信号制御による電圧波形図、第5図は第3図
の信号制御による電圧波形図、第6図はデイザ電
圧振幅EDと基準対称三角波振幅ETの比をパラメ
ータにしたPWM入出力特性図、第6A図ないし
第6D図は第6図の解析説明図である。 101……電源、102……負荷、103……
サーボアンプ、4,5……加算器、6,7……比
較器、8……位相反転器、61〜63、61′〜
63′……循環モードと往復モードの切代わり点、
E……電源電圧、X11,X22……制御開閉
素子、x11,x22……それらへの制御出力信
号、e……負荷への出力電圧、i……負荷の出力
電流、T01,T11,T10,T00……モード(x1,x2
=(0,1)、(1,1)、(1,0)、(0,0)の
期間(1はオン、0はオフ)、eO……入力信号電
圧、eD……デイザ電圧、ED……デイザ電圧eDの振
幅、eT……基準対称三角波電圧、ET……基準対称
三角波電圧eTの振幅。

Claims (1)

  1. 【特許請求の範囲】 1 基準対称三角波電圧eTと入力信号電圧eOを比
    較し制御出力信号を出力するPWMモジユレータ
    において、 前記基準対称三角波電圧eTの時間についての微
    分値に比例した方形波である一定の振幅EDをも
    つたデイザ電圧eDを用い、 このデイザ電圧eDを前記入力信号電圧eOに重畳
    して、 前記制御出力信号を制御する ことを特徴とする単相PWMモジユレータの制御
    方法。 2 単相ブリツジ状に結線され電源に対し相互に
    並列にかつ相隣るように接続された第1の制御開
    閉素子および第2の制御開閉素子への制御出力信
    号をx1およびx2ならびに1,0をオン,オフとす
    るとき、 eO>eTならばx1=1、 eO<eTならばx1=0 −eO>eTならばx2=1、 −eO<eTならばx2=0 とするフリーホイール式PWMにおいて、 eO+eD>eTならばx1=1、 eO+eD<eTならばx1=0 −eO−eD>eTならばx2=1、 −eO−eD<eTならばx2=0 とする 特許請求の範囲第1項記載の単相PWMモジユレ
    ータの制御方法。 3 eO>eTならx1=1、x2=0、 eO<eTならx1=0、x2=1 とするフリツプフロツプ式PWMにおいて、 eO+eD>eTならx1=1、 eO+eD<eTならx1=0 eO−eD>eTならx2=0、 eO−eD<eTならx2=1 とする 特許請求の範囲第1項記載の単相PWMモジユレ
    ータの制御方法。
JP56170008A 1981-10-26 1981-10-26 単相pwmモジユレ−タの制御方法 Granted JPS5872375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56170008A JPS5872375A (ja) 1981-10-26 1981-10-26 単相pwmモジユレ−タの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56170008A JPS5872375A (ja) 1981-10-26 1981-10-26 単相pwmモジユレ−タの制御方法

Publications (2)

Publication Number Publication Date
JPS5872375A JPS5872375A (ja) 1983-04-30
JPH0353870B2 true JPH0353870B2 (ja) 1991-08-16

Family

ID=15896874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56170008A Granted JPS5872375A (ja) 1981-10-26 1981-10-26 単相pwmモジユレ−タの制御方法

Country Status (1)

Country Link
JP (1) JPS5872375A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58148673A (ja) * 1982-02-24 1983-09-03 Yaskawa Electric Mfg Co Ltd 三相ブリッジインバ−タのpwm制御方法

Also Published As

Publication number Publication date
JPS5872375A (ja) 1983-04-30

Similar Documents

Publication Publication Date Title
EP0531151B1 (en) Pulse-width-modulation method for providing extended linearity, reduced commutation losses and increase in inverter/converter output voltage
Chéron Soft commutation
JP6743952B1 (ja) 固定パルスパターンによる電力変換器の制御システムおよび制御方法
Wang et al. Random and programmed pulse-width modulation techniques for DC-DC converters
JPH0353870B2 (ja)
JP4690151B2 (ja) 電力変換装置
JP3755089B2 (ja) 電気車の制御装置
JPH01274669A (ja) 三相電圧形インバータのpwm制御方法
JP4277360B2 (ja) 3レベルインバータの制御装置
Tutuncu et al. Design and Analysis of PI Controller Based Four-Quadrant DC Motor Drive with Bipolar and Unipolar Switching Methods
JPH05146161A (ja) Pwm変換装置
WO2022138608A1 (ja) 三相3レベルインバータの駆動制御装置および駆動制御方法
JPH0353871B2 (ja)
JP3760248B2 (ja) 電気車の制御装置
JP3747259B2 (ja) 電気車の制御装置
Karpagavalli et al. " PID controller based full bridge DC-DC converter for closed loop DC motor With unipolar voltage switching
El-Sayed Economical High Frequency Voltage Source Inverter System.
JPH0389867A (ja) インバータの制御方法
JPH03159570A (ja) インバータ装置
JP3873221B2 (ja) 電気車の制御装置
JPH0446073B2 (ja)
JP3116714B2 (ja) 3レベルインバータの制御方法
JPH0667200B2 (ja) 電流形pwm変換器の制御方法
JPH06189559A (ja) インバータ制御におけるデッドタイム補償方法
JPH05336754A (ja) 並列多重インバータ装置