JPH0354482B2 - - Google Patents
Info
- Publication number
- JPH0354482B2 JPH0354482B2 JP58057481A JP5748183A JPH0354482B2 JP H0354482 B2 JPH0354482 B2 JP H0354482B2 JP 58057481 A JP58057481 A JP 58057481A JP 5748183 A JP5748183 A JP 5748183A JP H0354482 B2 JPH0354482 B2 JP H0354482B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential pair
- gain
- differential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は可変利得差動増幅回路に関する。
モノリシツク集積化に適した可変利得増幅回路
として差動対を用いたものが広く利用される。そ
の代表的なものを第１図、第２図および第３図に
示す。これらの回路に共通している点は差動対に
供給する電流を変化することによつて利得を制御
することである。これらの回路では利得制御電圧
Vcと利得Ａとの関係は Ａ＝ｆ（Vc） ……(1) なる関数ｆで表わされる。関数ｆの形が変数Vc
に対して単調増加又は単調減少、換言すれば ∂f／∂Vc＞０又は＜０ ……(2) であれば利得制御上問題はない。しかし関数ｆが
変数Vcの可変範囲内で最大値をもつたり最低値
をもつたりすると負帰還形式で利得制御を行う増
幅器などでは所望の利得制御ができなくなる場合
が起つたりする。また必要以上に利得可変範囲が
大きくなつて、予期せぬトラブルを生ずる場合も
起り得る。
として差動対を用いたものが広く利用される。そ
の代表的なものを第１図、第２図および第３図に
示す。これらの回路に共通している点は差動対に
供給する電流を変化することによつて利得を制御
することである。これらの回路では利得制御電圧
Vcと利得Ａとの関係は Ａ＝ｆ（Vc） ……(1) なる関数ｆで表わされる。関数ｆの形が変数Vc
に対して単調増加又は単調減少、換言すれば ∂f／∂Vc＞０又は＜０ ……(2) であれば利得制御上問題はない。しかし関数ｆが
変数Vcの可変範囲内で最大値をもつたり最低値
をもつたりすると負帰還形式で利得制御を行う増
幅器などでは所望の利得制御ができなくなる場合
が起つたりする。また必要以上に利得可変範囲が
大きくなつて、予期せぬトラブルを生ずる場合も
起り得る。
本発明はこのような問題を解決する新らしい可
変利得差動増幅回路を提供するものである。
変利得差動増幅回路を提供するものである。
更に具体的に従来の回路の問題点を説明する。
第１図は二つの差動対の利得の和をとる方式の可
変利得差動増幅回路の例を示す。トランジスタ１
０１と１０２および抵抗１１３と１１４が第一の
差動対を形成し、トランジスタ１０３と１０４お
よび抵抗１１５と１１６が第二の差動対を形成す
る。第一および第二の差動対はトランジスタ１０
５と１０６からなる第三の差動対から電流を供給
されており、第一および第二の差動対のコレクタ
側は共通の負荷抵抗１１０および１１１に接続さ
れている。１２０および１２１が信号の入力端で
あり１２２および１２３が利得制御信号Vcの入
力端であり１２４および１２５が出力端である。
１１２はこれらの差動対にバイアス電流を供給す
る為の電流源であり、振幅I0の電流を発生するも
のとする。電流I0は第三の差動対で利得制御電圧
Vcによつて２分されトランジスタ１０５のコレ
クタにI1、トランジスタ１０６のコレクタにI0−
I1の電流を出力し、これらがそれぞれ第一の差動
対および第二の差動対に供給される。このとき第
一の差動対と第二の差動対の利得A1およびA2は
抵抗１１３および１１４の値をRE1、抵抗１１５
および１１６の値をRE2抵抗１１０および１１１
の値をRcとするとき A1＝Rc／VT／I1＋RE1 ……(3) A2＝Rc／VT／I0−I1＋RE2 ……(4) となる。但しVTは熱電圧で常温で約26ｍＶであ
る。
第１図は二つの差動対の利得の和をとる方式の可
変利得差動増幅回路の例を示す。トランジスタ１
０１と１０２および抵抗１１３と１１４が第一の
差動対を形成し、トランジスタ１０３と１０４お
よび抵抗１１５と１１６が第二の差動対を形成す
る。第一および第二の差動対はトランジスタ１０
５と１０６からなる第三の差動対から電流を供給
されており、第一および第二の差動対のコレクタ
側は共通の負荷抵抗１１０および１１１に接続さ
れている。１２０および１２１が信号の入力端で
あり１２２および１２３が利得制御信号Vcの入
力端であり１２４および１２５が出力端である。
１１２はこれらの差動対にバイアス電流を供給す
る為の電流源であり、振幅I0の電流を発生するも
のとする。電流I0は第三の差動対で利得制御電圧
Vcによつて２分されトランジスタ１０５のコレ
クタにI1、トランジスタ１０６のコレクタにI0−
I1の電流を出力し、これらがそれぞれ第一の差動
対および第二の差動対に供給される。このとき第
一の差動対と第二の差動対の利得A1およびA2は
抵抗１１３および１１４の値をRE1、抵抗１１５
および１１６の値をRE2抵抗１１０および１１１
の値をRcとするとき A1＝Rc／VT／I1＋RE1 ……(3) A2＝Rc／VT／I0−I1＋RE2 ……(4) となる。但しVTは熱電圧で常温で約26ｍＶであ
る。
本回路の利得ＡはA1とA2との和となるので、
Ａ＝A1＋A2＝
Rc／VT／I0−I1＋RZ1＋Rc／VT／I1＋RE2 ……(5)
となる。A0はI1に関して２次関数となり
I1＝RE2／RE1＋RE2I0＝αI0 ……(6)
のとき最大となる。従つてI1＜αI0では
∂A／∂I1＞０ I1＞αI0では∂A／∂I1＜０となる。
I1と利得制御電圧Vcとの関係は常に∂Ic／∂Vc
＞０であるから I1αI0で∂A／∂Vc０ I1＞αI0で∂A／∂Vc＞０ ……(7) となる。従つて∂A／∂Vc＞０を想定して負帰還によ るAGC回路を構成するとI1＞αI0で正帰還に変化
してトラブルを生ずる。
＞０であるから I1αI0で∂A／∂Vc０ I1＞αI0で∂A／∂Vc＞０ ……(7) となる。従つて∂A／∂Vc＞０を想定して負帰還によ るAGC回路を構成するとI1＞αI0で正帰還に変化
してトラブルを生ずる。
次に第２図の回路は第１図の回路と対象的に二
つの差動対の差をとる方式の可変利得差動増幅回
路の例である。トランジスタ２０１と２０２が第
一の差動対を形成し、トランジスタ２０３と２０
４が第二の差動対を形成する。第一および第二の
差動対はトランジスタ２０５および２０６からな
る第三の差動対から電流を供給されている。第一
および第二の差動対のコレクタ側は共通の負荷抵
抗２１０および２１１に接続されており、その極
性は第一の差動対の利得A1と第二の差動対の利
得A2との差が出力されるようになつている。従
つてこの可変利得差動増幅回路の利得Ａは、 Ａ＝A1−A2 ……(8) であり、A1およびA2はそれぞれの差動対のエミ
ツタ抵抗がない場合にはコレクタ抵抗２１０，２
１１の値をRcとし、第三の差動対が第一の差動
対および第二の差動対に供給する電流をI1および
I2とし、トランジスタのトランスコンダクタンス
をgmとして A1＝gmI1Rc、A2＝gmI2Rc ＝gm（I0−I1）Rc ……(9) と表わされる。但しI0は電流源２１２の与える電
流であるこの回路の利得Ａは次式となる。
つの差動対の差をとる方式の可変利得差動増幅回
路の例である。トランジスタ２０１と２０２が第
一の差動対を形成し、トランジスタ２０３と２０
４が第二の差動対を形成する。第一および第二の
差動対はトランジスタ２０５および２０６からな
る第三の差動対から電流を供給されている。第一
および第二の差動対のコレクタ側は共通の負荷抵
抗２１０および２１１に接続されており、その極
性は第一の差動対の利得A1と第二の差動対の利
得A2との差が出力されるようになつている。従
つてこの可変利得差動増幅回路の利得Ａは、 Ａ＝A1−A2 ……(8) であり、A1およびA2はそれぞれの差動対のエミ
ツタ抵抗がない場合にはコレクタ抵抗２１０，２
１１の値をRcとし、第三の差動対が第一の差動
対および第二の差動対に供給する電流をI1および
I2とし、トランジスタのトランスコンダクタンス
をgmとして A1＝gmI1Rc、A2＝gmI2Rc ＝gm（I0−I1）Rc ……(9) と表わされる。但しI0は電流源２１２の与える電
流であるこの回路の利得Ａは次式となる。
Ａ＝gmRc（2I1−I0） ……(10)
この式はI1＝１／２I0のとき利得Ａ＝０となりI1＜
１／２I0の領域では逆位相の信号を出力することを
意味する。従つて可変利得差動増幅回路として使
用する場合にはI1＞１／２I0かまたはI1＜１／２I0のい ずれかの領域のみで使用する必要がある。
用する場合にはI1＞１／２I0かまたはI1＜１／２I0のい ずれかの領域のみで使用する必要がある。
また第３図の回路は負帰還量を制御することに
よつて利得を変化する可変利得増幅回路の例であ
る。トランジスタ３０１および３０２が第一の差
動対を形成し信号入力端３２０および３２１から
入る信号を増幅する。トランジスタ３０３および
３０４が第二の差動対を形成し負帰還信号を増幅
する。負帰還信号はトランジスタ３０７，３０８
および抵抗３１３，３１４から成る二つのエミツ
タフオロアならびに抵抗３１５，３１６，３１７
から成る減衰回路によつて生成される。トランジ
スタ３０５と３０６は第三の差動対を形成し、電
流源３１２が発生する電流I0を利得制御信号Vc
によつて第一の差動対および第二の差動対に分配
する。この可変利得増幅回路Ａは抵抗３１５，３
１６，３１７から成る減衰回路の利得をβとし、
第一の差動対の利得をA1第二の差動対の利得を
A2としたとき Ａ＝A1／１＋βA2 ……(11) と表わされる。A1およびA2は第三の差動対が分
配する電流によつて制御されるので、利得Ａを制
御電圧Vcによつて変化できる。この場合、利得
Ａを小さくするために第二の差動対に与える電流
を大きくすると負帰還量が増大し予期せぬ発振を
起したりする危険がある。従つて利得の必要変化
範囲との兼合いで、予め第二の差動対に与える電
流の最大値を制限しておくのが望ましい。
よつて利得を変化する可変利得増幅回路の例であ
る。トランジスタ３０１および３０２が第一の差
動対を形成し信号入力端３２０および３２１から
入る信号を増幅する。トランジスタ３０３および
３０４が第二の差動対を形成し負帰還信号を増幅
する。負帰還信号はトランジスタ３０７，３０８
および抵抗３１３，３１４から成る二つのエミツ
タフオロアならびに抵抗３１５，３１６，３１７
から成る減衰回路によつて生成される。トランジ
スタ３０５と３０６は第三の差動対を形成し、電
流源３１２が発生する電流I0を利得制御信号Vc
によつて第一の差動対および第二の差動対に分配
する。この可変利得増幅回路Ａは抵抗３１５，３
１６，３１７から成る減衰回路の利得をβとし、
第一の差動対の利得をA1第二の差動対の利得を
A2としたとき Ａ＝A1／１＋βA2 ……(11) と表わされる。A1およびA2は第三の差動対が分
配する電流によつて制御されるので、利得Ａを制
御電圧Vcによつて変化できる。この場合、利得
Ａを小さくするために第二の差動対に与える電流
を大きくすると負帰還量が増大し予期せぬ発振を
起したりする危険がある。従つて利得の必要変化
範囲との兼合いで、予め第二の差動対に与える電
流の最大値を制限しておくのが望ましい。
本発明は上述のいろいろな問題点を解決するこ
とを目的とするもので、差動対トランジスタのエ
ミツタに供給する電流を変化することによつて差
動対の利得を変化する差動増幅回路において上記
エミツタ供給電流の内、固定分と可変分を独立し
た電流源から供給することを特徴とする可変利得
差動増幅回路である。
とを目的とするもので、差動対トランジスタのエ
ミツタに供給する電流を変化することによつて差
動対の利得を変化する差動増幅回路において上記
エミツタ供給電流の内、固定分と可変分を独立し
た電流源から供給することを特徴とする可変利得
差動増幅回路である。
すなわち本発明は第１図、第２図および第３図
に示した従来の回路方式ではいづれも一つの電流
源１１２，２１２，３１２の出力電流を第三の差
動対で分配し、第一および第二の差動対に与えて
利得制御を行つていたのに対し、第一および第二
の差動対に与える電流を固定分と利得可変に必要
とする可変分に分け、これらを別々の電流源から
供給するようにしたものである。
に示した従来の回路方式ではいづれも一つの電流
源１１２，２１２，３１２の出力電流を第三の差
動対で分配し、第一および第二の差動対に与えて
利得制御を行つていたのに対し、第一および第二
の差動対に与える電流を固定分と利得可変に必要
とする可変分に分け、これらを別々の電流源から
供給するようにしたものである。
次に具体的実施例により本発明を説明する。第
４図は第１図に示した従来の回路の本発明を適用
した一例を示す。第１図の回路に対して電流源４
０１が付加されていると共に電流源１１２の発生
する電流振幅の変更が行われている。
４図は第１図に示した従来の回路の本発明を適用
した一例を示す。第１図の回路に対して電流源４
０１が付加されていると共に電流源１１２の発生
する電流振幅の変更が行われている。
前掲(6)式から明らかなように第一の差動対に与
えられるエミツタ電流I1はαI0（α＝RE2／RE1＋RE2） を越えることは許されない。従つてこの回路にお
けるエミツタ電流の可変分の最大値はαI0であり、
残り（１−α）I0が固定分の最底値である。第４
図の実施例はエミツタ電流の固定分（１−α）I0
を電流源４０１で発生し、可変分αI0を電流源１
１２で発生するようにした例である。
えられるエミツタ電流I1はαI0（α＝RE2／RE1＋RE2） を越えることは許されない。従つてこの回路にお
けるエミツタ電流の可変分の最大値はαI0であり、
残り（１−α）I0が固定分の最底値である。第４
図の実施例はエミツタ電流の固定分（１−α）I0
を電流源４０１で発生し、可変分αI0を電流源１
１２で発生するようにした例である。
第５図は第２図の回路に本発明を適用した実施
例を示す。この場合は前掲(10)式により第一の差動
対に与えられるエミツタ電流I1が1/2I0を越える
ことを許されないからエミツタ電流の変動分の最
大値は1/2I0であり、固定分の最低値は1/2I0であ
る。従つて第５図の回路では電流源５０１を追加
して固定分1/2I0を発生し第二の差動対に供給す
ると共に可変分1/2I0を電流源２１２で発生する
ようにしてある。
例を示す。この場合は前掲(10)式により第一の差動
対に与えられるエミツタ電流I1が1/2I0を越える
ことを許されないからエミツタ電流の変動分の最
大値は1/2I0であり、固定分の最低値は1/2I0であ
る。従つて第５図の回路では電流源５０１を追加
して固定分1/2I0を発生し第二の差動対に供給す
ると共に可変分1/2I0を電流源２１２で発生する
ようにしてある。
第６図は第３図の回路に本発明を実施した例で
ある。この回路の場合には必要以上に利得可変範
囲を大きくしないことが重要であるから必要最小
限の可変分の電流を電流源３１２から供給し、固
定分はすべて電流源６０１から与える。例えば2/
３I0を可変分、1/3I0を固定分とする場合には電流
源３１２の電流が2/3I0となり電流源６０１の振
幅が1/3I0とすればよい。
ある。この回路の場合には必要以上に利得可変範
囲を大きくしないことが重要であるから必要最小
限の可変分の電流を電流源３１２から供給し、固
定分はすべて電流源６０１から与える。例えば2/
３I0を可変分、1/3I0を固定分とする場合には電流
源３１２の電流が2/3I0となり電流源６０１の振
幅が1/3I0とすればよい。
以上のように利得制御電流の固定分と可変分を
別々の電流源から供給することによつて利得制御
電圧Vcの可変範囲に制限をつけなくてよいので、
安定したAGC帰還回路を構成することが可能と
なる。
別々の電流源から供給することによつて利得制御
電圧Vcの可変範囲に制限をつけなくてよいので、
安定したAGC帰還回路を構成することが可能と
なる。
本発明を実施する場合の電流源の実施例を第７
図に示す。ａはよく知られたカレントミラー方式
の電流源でありトランジスタ７０１，７０２、抵
抗７０３より構成され、７０４に所定の電流出力
が得られるものである（参考文献：中沢他訳「ア
ナログ集積回路」近代科学社）。ｂは最も簡単な
電流源の例で抵抗７０５のみから構成されるもの
である。抵抗の両端にかかる電圧Ｖが大きく、抵
抗値が大きい程理想的な電流源に近づく。
図に示す。ａはよく知られたカレントミラー方式
の電流源でありトランジスタ７０１，７０２、抵
抗７０３より構成され、７０４に所定の電流出力
が得られるものである（参考文献：中沢他訳「ア
ナログ集積回路」近代科学社）。ｂは最も簡単な
電流源の例で抵抗７０５のみから構成されるもの
である。抵抗の両端にかかる電圧Ｖが大きく、抵
抗値が大きい程理想的な電流源に近づく。
また本発明を実施する場合のトランジスタ差動
対の例を第８図に示す。ａは二つのトランジスタ
８０１および８０２のみで構成される例を示して
おり、直接結合されたエミツタが電流供給端８０
５となり、二つのベースが信号入力端８０３，８
０４二つのコレクタが出力端８０６，８０７とな
る。ｂはエミツタを抵抗８０８，８０９を介して
結合した差動対の例である。いづれも周知の回路
である。
対の例を第８図に示す。ａは二つのトランジスタ
８０１および８０２のみで構成される例を示して
おり、直接結合されたエミツタが電流供給端８０
５となり、二つのベースが信号入力端８０３，８
０４二つのコレクタが出力端８０６，８０７とな
る。ｂはエミツタを抵抗８０８，８０９を介して
結合した差動対の例である。いづれも周知の回路
である。
第１図、第２図および第３図は従来の可変利得
差動増幅回路例を示し、第４図、第５図および第
６図は本発明による可変利得差動増幅回路の実施
例を示す。第７図および第８図は本発明に用いる
回路要素である電流源およびトランジスタ差動対
の実施例を示す。 なお図において、１０１〜１０６，２０１〜２
０６，３０１〜３０６，７０１，７０２，８０
１，８０２……トランジスタ、１１０，１１１，
１１３〜１１６，２１０，２１１，３１０，３１
１，３１３〜３１７，７０３，３０５，８０８，
８０９……抵抗、１１２，２１２，３１２，４０
１，５０１，６０１……電流源である。
差動増幅回路例を示し、第４図、第５図および第
６図は本発明による可変利得差動増幅回路の実施
例を示す。第７図および第８図は本発明に用いる
回路要素である電流源およびトランジスタ差動対
の実施例を示す。 なお図において、１０１〜１０６，２０１〜２
０６，３０１〜３０６，７０１，７０２，８０
１，８０２……トランジスタ、１１０，１１１，
１１３〜１１６，２１０，２１１，３１０，３１
１，３１３〜３１７，７０３，３０５，８０８，
８０９……抵抗、１１２，２１２，３１２，４０
１，５０１，６０１……電流源である。
Claims (1)
- １ 第１の定電流源と、該第１の定電流源からの
定電流を制御信号に応じて第１の電流と第２の電
流とに分流するとともにこれら第１の電流と第２
の電流との割合を制御信号に応じて可変する電流
制御回路と、第２の定電流源と、前記第１の電流
が差動対トランジスタのエミツタに供給される第
１の差動増幅器と、前記第２の電流と前記第２の
定電流源からの定電流とが差動対トランジスタの
エミツタに供給される第２の差動増幅器と、これ
ら第１および第２の差動増幅器からの各出力を合
成して出力を得る出力合成手段とを有することを
特徴とする可変利得差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5748183A JPS59183515A (ja) | 1983-04-01 | 1983-04-01 | 可変利得差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5748183A JPS59183515A (ja) | 1983-04-01 | 1983-04-01 | 可変利得差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183515A JPS59183515A (ja) | 1984-10-18 |
| JPH0354482B2 true JPH0354482B2 (ja) | 1991-08-20 |
Family
ID=13056901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5748183A Granted JPS59183515A (ja) | 1983-04-01 | 1983-04-01 | 可変利得差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183515A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150812U (ja) * | 1984-03-16 | 1985-10-07 | 株式会社ケンウッド | 増幅率可変型増幅器 |
| JPS639308A (ja) * | 1986-06-30 | 1988-01-16 | Shimadzu Corp | 可変利得増幅器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364452A (en) * | 1976-11-19 | 1978-06-08 | Mitsubishi Electric Corp | Variable gain control device |
| JPS55102219U (ja) * | 1979-01-11 | 1980-07-16 | ||
| JPS5623325A (en) * | 1979-08-06 | 1981-03-05 | Nippon Tokushu Gijutsu Kenkyusho:Kk | Preparation of spark wheel for lighter |
| JPS56161707A (en) * | 1980-05-19 | 1981-12-12 | Toshiba Corp | Signal processing circuit |
-
1983
- 1983-04-01 JP JP5748183A patent/JPS59183515A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59183515A (ja) | 1984-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525683A (en) | Current mirror having base current error cancellation circuit | |
| US4403199A (en) | Gain control systems | |
| JPH0121642B2 (ja) | ||
| US5936391A (en) | Partially temperature compensated low noise voltage reference | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH0354482B2 (ja) | ||
| JPH051646B2 (ja) | ||
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2594911B2 (ja) | カレントミラー回路 | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JPH0241927Y2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2793343B2 (ja) | バイアス回路 | |
| JPH0746763B2 (ja) | 多段信号伝送装置 | |
| JP2600479B2 (ja) | 電圧制御発振器 | |
| JP2513767B2 (ja) | 電圧制御型発振装置 | |
| JPH0669730A (ja) | 電流増幅率補償回路 | |
| KR100376484B1 (ko) | 차동 전류/전압 변환회로 | |
| JPH01179510A (ja) | 電子ボリューム回路 | |
| JPH033404B2 (ja) | ||
| JPS61198805A (ja) | 自動利得制御増幅装置 | |
| JPS631106A (ja) | カレントミラ−回路 |