JPH0354819A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH0354819A JPH0354819A JP18986989A JP18986989A JPH0354819A JP H0354819 A JPH0354819 A JP H0354819A JP 18986989 A JP18986989 A JP 18986989A JP 18986989 A JP18986989 A JP 18986989A JP H0354819 A JPH0354819 A JP H0354819A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- protrusion
- polycrystalline silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＳｏ Ｉ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）基板の製造方法にかかり、特に下地基板
に対する制限を取り除くのに好適なＳ（８基板の製造方
法に関する。
ｕｌａｔｏｒ）基板の製造方法にかかり、特に下地基板
に対する制限を取り除くのに好適なＳ（８基板の製造方
法に関する。
［従来の技術］
近年、半導体デバイスの高性能化を図るために、その一
手段として、ＳＯＩ構造を有したデバイスの研究・開発
がさかんに行われている。ＳＯＩ構造とは、絶縁体の上
に薄い半導体（通常はシリコン）を積層した構造をいい
、このようなＳＯＩ基板を用いたデバイスは、高耐圧化
，高集積化，大面積化を図ることができ、また耐放射線
にも優れた性能が期待ざれる。
手段として、ＳＯＩ構造を有したデバイスの研究・開発
がさかんに行われている。ＳＯＩ構造とは、絶縁体の上
に薄い半導体（通常はシリコン）を積層した構造をいい
、このようなＳＯＩ基板を用いたデバイスは、高耐圧化
，高集積化，大面積化を図ることができ、また耐放射線
にも優れた性能が期待ざれる。
ＳｏＩ基板の形成方法の一つとして、ＺＭＲ（Ｚｏｎｅ
Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ＞法が知られている。例えば、第５図に示すように、
シリコンウエハ１上に絶縁体層２となる酸化膜Ｓ ｉ
０２を熱酸化により形或した後、シリコンウエハ１の表
面一部が露出するように、窓３をエッチングにより形戒
する。次に、絶縁体層２及び窓３の上に一面に熱ＣＶＤ
法により多結晶シリコン層４を厚さ０．５μｍ〜１．０
μｍで或膜する。さらに、多結晶シリコン層４の上に、
熱ＣＶＤ法によりキャツピング膜５と呼ばれるＳｉ０２
膜が形成ざれ、基板１０が完或する。
Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ＞法が知られている。例えば、第５図に示すように、
シリコンウエハ１上に絶縁体層２となる酸化膜Ｓ ｉ
０２を熱酸化により形或した後、シリコンウエハ１の表
面一部が露出するように、窓３をエッチングにより形戒
する。次に、絶縁体層２及び窓３の上に一面に熱ＣＶＤ
法により多結晶シリコン層４を厚さ０．５μｍ〜１．０
μｍで或膜する。さらに、多結晶シリコン層４の上に、
熱ＣＶＤ法によりキャツピング膜５と呼ばれるＳｉ０２
膜が形成ざれ、基板１０が完或する。
次に、第５図に示すように形或された基板１０は、第６
図に示すように、カーボンサセプタ６上にセツトされる
。そして、基板１０の上方には、矢印の方向に移動可能
な細長いカーボンヒーター７が設けられている。この状
態で、まずカーボンサセプタ６内のヒーターを加熱して
、基板１０仝体を例えば１３５０℃に保持し、ざらにカ
ーボンヒーター７の真下の部分だけが８１の融点１４１
２℃を超える温度（例えば、１４５０℃〉になるように
、カーボンヒーター７により温度調整する。最初、カー
ボンヒーター７を基板１０の窓３の上方に配置して、窓
３の領域の多結晶シリコン層４を溶融する。カーボンヒ
ーター７が矢印の方向に移動すると、融点以下となり、
再結晶化する。その際下地のシリコンウエハ１を種結晶
とし、同じ面方位になるように、再結晶化が生じる。カ
ーボンヒーター７を移動することにより、溶融・再結晶
化が生じ、多結晶シリコン層４の全体に亘って面方位の
そろったＳＯ■基板が形或できる。多結晶シリコン層４
を覆っているキャッピング膜５は、多結晶シリコン層４
が溶融した際、Ｓｉが蒸発したり、表面張力により丸ま
ったりすることを防ぐ働きをしている。
図に示すように、カーボンサセプタ６上にセツトされる
。そして、基板１０の上方には、矢印の方向に移動可能
な細長いカーボンヒーター７が設けられている。この状
態で、まずカーボンサセプタ６内のヒーターを加熱して
、基板１０仝体を例えば１３５０℃に保持し、ざらにカ
ーボンヒーター７の真下の部分だけが８１の融点１４１
２℃を超える温度（例えば、１４５０℃〉になるように
、カーボンヒーター７により温度調整する。最初、カー
ボンヒーター７を基板１０の窓３の上方に配置して、窓
３の領域の多結晶シリコン層４を溶融する。カーボンヒ
ーター７が矢印の方向に移動すると、融点以下となり、
再結晶化する。その際下地のシリコンウエハ１を種結晶
とし、同じ面方位になるように、再結晶化が生じる。カ
ーボンヒーター７を移動することにより、溶融・再結晶
化が生じ、多結晶シリコン層４の全体に亘って面方位の
そろったＳＯ■基板が形或できる。多結晶シリコン層４
を覆っているキャッピング膜５は、多結晶シリコン層４
が溶融した際、Ｓｉが蒸発したり、表面張力により丸ま
ったりすることを防ぐ働きをしている。
上記したＺＭＲ法によるＳＯＩ基板の製造方法は、広い
領域（例えば、５インチウエハ全体）にわたって均一な
ＳＯ■基板を形成することができるという特徴を有して
いる。
領域（例えば、５インチウエハ全体）にわたって均一な
ＳＯ■基板を形成することができるという特徴を有して
いる。
一方、ＺＭＲ法によるＳＯＩ基板の製造方法は、高温処
理を伴うため、下地のシリコンウエハ１にデバイスを形
成した後にＳＯＩ構造を形或し、さらにデバイスを形或
するといった、いわゆる多層構造デバイスによる高集積
化には適していない。
理を伴うため、下地のシリコンウエハ１にデバイスを形
成した後にＳＯＩ構造を形或し、さらにデバイスを形或
するといった、いわゆる多層構造デバイスによる高集積
化には適していない。
第５図に示す基板１０と同様な基板を用いて、基板全体
を高温加熱せず、溶融したい多結晶シリコンのみをレー
ザーにより溶融・再結晶化する方法も知られている。し
かしながら、この方法を実施する装置は高価であり、か
つ広い面積のＳＯＩ基板の形或には適していない。
を高温加熱せず、溶融したい多結晶シリコンのみをレー
ザーにより溶融・再結晶化する方法も知られている。し
かしながら、この方法を実施する装置は高価であり、か
つ広い面積のＳＯＩ基板の形或には適していない。
従来技術としては、他に横方向固相方位戒長法と呼ばれ
るＳＯＩ基板の製造方法が知られている。
るＳＯＩ基板の製造方法が知られている。
この方法では、第５図に示す基板１０において、多結晶
シリコン層４を熱ＣＶＤ法によって形成ざれるアモルフ
ァスシリコン層に置き換えた基板が準備ざれる。又、こ
の場合、キャツピングＩＩ！５は、特に必要としない。
シリコン層４を熱ＣＶＤ法によって形成ざれるアモルフ
ァスシリコン層に置き換えた基板が準備ざれる。又、こ
の場合、キャツピングＩＩ！５は、特に必要としない。
′ＩＰ−備ざれた基板は、６００℃程度の比較的低温の
中で８〜１０時間保持ざれる。すると、ゆっくりではあ
るが、窓３の部分からシリコンウエハ１を種結晶として
、上記アモルファスシリコン層が単結晶化して上部に或
長じて行き、つづいて横方向に或長じていく。この方法
では、横方向の成長は、せいぜい１０〜４０μｍなので
、広い面積のＳＯＩ基板を得るためには、窓３を増やさ
なければならない。
中で８〜１０時間保持ざれる。すると、ゆっくりではあ
るが、窓３の部分からシリコンウエハ１を種結晶として
、上記アモルファスシリコン層が単結晶化して上部に或
長じて行き、つづいて横方向に或長じていく。この方法
では、横方向の成長は、せいぜい１０〜４０μｍなので
、広い面積のＳＯＩ基板を得るためには、窓３を増やさ
なければならない。
［発明が解決しようとする課題］
以上に説明した従来技術には、それぞれ一長一短がある
が、どの方法も種結晶が必要であり、そのために下地基
板の選択において制限を受けるという問題点があった。
が、どの方法も種結晶が必要であり、そのために下地基
板の選択において制限を受けるという問題点があった。
この発明の目的は、上記の下地基板の制限を除去し、か
つ安価でスループットの高いＳＯＩ基板の作成方法を提
供することにある。
つ安価でスループットの高いＳＯＩ基板の作成方法を提
供することにある。
［課題を解決するための手段］
この発明のＳＯＩ基板の製造方法は、絶縁体を下地基板
とし、下地基板上に熱が集中しやすい一部の領域を有し
た多結晶シリコン層または非晶質シリコン層を形戒し、
その後上記一部の領域から熱処理を開始し、上記多結晶
シリコンまたは非晶質シリコンを単結晶化することを特
徴としている。
とし、下地基板上に熱が集中しやすい一部の領域を有し
た多結晶シリコン層または非晶質シリコン層を形戒し、
その後上記一部の領域から熱処理を開始し、上記多結晶
シリコンまたは非晶質シリコンを単結晶化することを特
徴としている。
この発明においては、上記多結晶シリコンまたは非晶質
シリコンの側面は、上記熱処理に耐えられる物質（例え
ば、下地基板と同一もしくは同様な性質を有する物質）
によって覆われている構造とするのが好適である。
シリコンの側面は、上記熱処理に耐えられる物質（例え
ば、下地基板と同一もしくは同様な性質を有する物質）
によって覆われている構造とするのが好適である。
［作用］
この発明によれば、上記熱が集中しやすい領域に１μｍ
角程度の種結晶を形成することができ、これを核として
多結晶シリコン層または非晶買シリコン層の全面を面方
位のそろった状態で結晶化することができる。
角程度の種結晶を形成することができ、これを核として
多結晶シリコン層または非晶買シリコン層の全面を面方
位のそろった状態で結晶化することができる。
したがって、下地基板を種結晶の供給源として用いる必
要がなくなるため、下地基板の制限をなくすことができ
る。
要がなくなるため、下地基板の制限をなくすことができ
る。
［実施例］
以下添附の図面に示す実施例により、ざらに詳細にこの
発明について説明する。第２図はこの発明で用いる基板
１１の平面図であり、第３図は第２図に示す平面図の八
一八断面図である。図示するように、基板１１は、石英
などの絶縁体１２上に多結晶シリコン層１３を熱ＣＶＤ
法によって形成し、その後多結晶シリコン層１３の一部
を矩形またはくさび形等の先細りの形状にパターニング
して突起１４を形或する。その後、少なくとも突起１４
を含む多結晶シリコン１３のまわりの側壁をＳｉＯ２な
どの高温に耐えつる側壁材１５で覆う。さらに、多結晶
シリコン層１３の上面をラツピング膜１６で被覆する。
発明について説明する。第２図はこの発明で用いる基板
１１の平面図であり、第３図は第２図に示す平面図の八
一八断面図である。図示するように、基板１１は、石英
などの絶縁体１２上に多結晶シリコン層１３を熱ＣＶＤ
法によって形成し、その後多結晶シリコン層１３の一部
を矩形またはくさび形等の先細りの形状にパターニング
して突起１４を形或する。その後、少なくとも突起１４
を含む多結晶シリコン１３のまわりの側壁をＳｉＯ２な
どの高温に耐えつる側壁材１５で覆う。さらに、多結晶
シリコン層１３の上面をラツピング膜１６で被覆する。
このようにして準備された基板１１を用い、ＺＭＲ法に
よって基板１１の突起１４から熱処理を開始グる。第１
図はこの状態を示す説明図であり、突起１４の多結晶シ
リコン層１３が溶融・再結晶化を開始する。このとき、
突起１４の多結晶シリコンが溶融・再結晶化する際に、
いわゆるグラフオエビタキシの原理により、（ ｉｏｏ
）面が絶縁体１２および側壁材１５に接するように再結
晶化する。このように面方位を制御した結晶を種として
、随時結晶成長させることができる。
よって基板１１の突起１４から熱処理を開始グる。第１
図はこの状態を示す説明図であり、突起１４の多結晶シ
リコン層１３が溶融・再結晶化を開始する。このとき、
突起１４の多結晶シリコンが溶融・再結晶化する際に、
いわゆるグラフオエビタキシの原理により、（ ｉｏｏ
）面が絶縁体１２および側壁材１５に接するように再結
晶化する。このように面方位を制御した結晶を種として
、随時結晶成長させることができる。
第４図はこの発明の他の実施例を示す説明図であり、図
示するように、基板２０として次のような構或のものを
準備する。すなわち、シリコンウエハ２１上に形成され
た酸化膜２２上に、第２図に示す基板１１と同様に、突
起２４を備えたアモルファスシリコン層２３（第２図の
多結晶シリコン層１３に相当）を形或する。この場合、
ラッピング膜は特に必要としない。このような基板２０
の裏面からフラッシュランプ３０等により瞬間的にパル
ス状に熱を加える。シリコンウエハ２１と酸化膜２２と
を介して、熱がアモルファスシリコン層２３に伝わる。
示するように、基板２０として次のような構或のものを
準備する。すなわち、シリコンウエハ２１上に形成され
た酸化膜２２上に、第２図に示す基板１１と同様に、突
起２４を備えたアモルファスシリコン層２３（第２図の
多結晶シリコン層１３に相当）を形或する。この場合、
ラッピング膜は特に必要としない。このような基板２０
の裏面からフラッシュランプ３０等により瞬間的にパル
ス状に熱を加える。シリコンウエハ２１と酸化膜２２と
を介して、熱がアモルファスシリコン層２３に伝わる。
このとき、突起２には熱が集中するので、他のアモルフ
ァスシリコン層２３の領域より高温になる。したがって
、突起２部分が先に多結晶化するので、これを種結晶と
して、横方向固相方位或長を行うことができる。同方法
はバッチ処理が可能であり、茫産化に適している。
ァスシリコン層２３の領域より高温になる。したがって
、突起２部分が先に多結晶化するので、これを種結晶と
して、横方向固相方位或長を行うことができる。同方法
はバッチ処理が可能であり、茫産化に適している。
上記した第１図に示す実施例と第４図に示す実施例は、
共に種結晶を選択的に形或し、そこから結晶或長を開始
するものである。
共に種結晶を選択的に形或し、そこから結晶或長を開始
するものである。
［発明の効果］
この発明によれば、ＳＯ■基板となる絶縁体上の多結晶
シリコンあるいは非晶質シリコンの一部が、矩形あるい
はくさび形等の先細り形状にパタニングざれ、これによ
って、該部分に選択的に１μｍ角程度の種結晶を形成す
ることができる。
シリコンあるいは非晶質シリコンの一部が、矩形あるい
はくさび形等の先細り形状にパタニングざれ、これによ
って、該部分に選択的に１μｍ角程度の種結晶を形成す
ることができる。
そして、この種結晶を核として、多結晶シリコン又は非
晶貿シリコン層の全体を面方位のそろった状態で結晶化
することができる。
晶貿シリコン層の全体を面方位のそろった状態で結晶化
することができる。
更に、下地基板を種結晶の供給源として用いる必要がな
くなったので、ＳＯＩデバイスの応用範囲を大幅に拡大
することができる。
くなったので、ＳＯＩデバイスの応用範囲を大幅に拡大
することができる。
第１図はこの発明の実施例を示す説明図、第２図は第１
図に示す実施例で用いる基板の一例を示す平面図、第３
図は第２図に示すＡ−Ａ断面図、第４図はこの発明の他
の実施例を示す説明図、第５図は従来技術において用い
られる基板の断面図、第６図はＺＭＲ法の原理を示す説
明図である。 １１． ２０・・・基板、１２・・・絶縁体、１３・・
・多結晶シリコン層、１４， ２４・・・突起、１５・
・・側壁材、１６・・・ラツピング膜、２１・・・シリ
コンウエハ、２２・・・酸化膜、第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
図に示す実施例で用いる基板の一例を示す平面図、第３
図は第２図に示すＡ−Ａ断面図、第４図はこの発明の他
の実施例を示す説明図、第５図は従来技術において用い
られる基板の断面図、第６図はＺＭＲ法の原理を示す説
明図である。 １１． ２０・・・基板、１２・・・絶縁体、１３・・
・多結晶シリコン層、１４， ２４・・・突起、１５・
・・側壁材、１６・・・ラツピング膜、２１・・・シリ
コンウエハ、２２・・・酸化膜、第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
Claims (1)
- 絶縁体を下地基板とし、下地基板の上に熱が集中しや
すい一部の領域を有した多結晶シリコン層または非晶質
シリコン層を形成し、その後上記一部の領域から熱処理
を開始し、上記多結晶シリコンまたは非晶質シリコンを
単結晶化することを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18986989A JPH0354819A (ja) | 1989-07-21 | 1989-07-21 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18986989A JPH0354819A (ja) | 1989-07-21 | 1989-07-21 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354819A true JPH0354819A (ja) | 1991-03-08 |
Family
ID=16248535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18986989A Pending JPH0354819A (ja) | 1989-07-21 | 1989-07-21 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354819A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274084A (ja) * | 2000-03-24 | 2001-10-05 | Hiroshi Komiyama | 結晶性シリコン薄膜の製造方法及びその結晶性シリコン薄膜を使用した太陽電池 |
| JP2005347560A (ja) * | 2004-06-03 | 2005-12-15 | Ulvac Japan Ltd | ポリシリコンパターンの形成方法、薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP2013084902A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法および熱処理装置 |
-
1989
- 1989-07-21 JP JP18986989A patent/JPH0354819A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274084A (ja) * | 2000-03-24 | 2001-10-05 | Hiroshi Komiyama | 結晶性シリコン薄膜の製造方法及びその結晶性シリコン薄膜を使用した太陽電池 |
| JP2005347560A (ja) * | 2004-06-03 | 2005-12-15 | Ulvac Japan Ltd | ポリシリコンパターンの形成方法、薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP2013084902A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法および熱処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670088A (en) | Lateral epitaxial growth by seeded solidification | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| EP0087426B1 (en) | Lateral epitaxial growth by seeded solidification | |
| JPH03280418A (ja) | 半導体膜の製造方法 | |
| JPH0354819A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2861345B2 (ja) | 半導体膜の製造方法 | |
| JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
| JPH0232527A (ja) | 単結晶薄膜形成法 | |
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPS59148322A (ja) | 半導体装置の製造方法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPS58184720A (ja) | 半導体膜の製造方法 | |
| JPS59138329A (ja) | 絶縁基板上への単結晶薄膜形成方法 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JPS5919313A (ja) | 半導体装置の製法 | |
| JPH03286520A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPS6091622A (ja) | 半導体基板の製造方法 | |
| JPS62219510A (ja) | 単結晶島状領域の形成方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS62130510A (ja) | 半導体基体の製造方法 | |
| JPS62226621A (ja) | 単結晶シリコン薄膜形成方法 | |
| JPS6083322A (ja) | 半導体薄膜の結晶化方法 | |
| JPS61123125A (ja) | 半導体装置の製造方法 | |
| JPH0396225A (ja) | 半導体基板の製造方法 | |
| JPS61230316A (ja) | 半導体基板の製造方法 |